문서 ID: 000098719 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-11-15

DDR5용 Agilex™ 7 M 시리즈 EMIF 예제 설계를 컴파일할 때 타이밍 클로저 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 외부 메모리 인터페이스 인텔® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.1에서 DDR5용 Agilex™ 7 M 시리즈 EMIF Example Design을 컴파일할 때 다음과 같은 설계 도우미 위반이 발생합니다.

    CDC-50012 - 싱크로나이저 체인을 구동하는 다중 클럭 도메인

    TMC-20027 - 여러 유형과 일치하는 컬렉션 필터

    이러한 위반으로 인해 타이밍 분석기에 타이밍 클로저 오류가 표시됩니다.

    해결 방법

    이러한 설계 도우미 위반으로 인한 타이밍 클로저 오류는 무시할 수 있으며 Quartus®의 이후 릴리스에서 업데이트됩니다.

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.