문서 ID: 000098879 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-05-20

Quartus Prime Pro Edition 소프트웨어 버전 24.1을 사용할 때 Agilex™ 5 장치의 GTS PMA/FEC Direct PHY FPGA IP에서 코어에 대한 refclock 활성화 기능을 사용할 때 최소 펄스 폭 위반이 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 24.1의 문제로 인해 Agilex™ 5 장치용 GTS PMA/FEC Direct PHY FPGA IP의 코어에 대한 refclock 활성화 기능을 사용하면 최소 펄스 폭 위반이 발생할 수 있습니다.

해결 방법

Agilex™ 5 장치에서 코어에 대한 참조 클럭 활성화 기능의 타이밍은 Quartus® Prime Pro Edition 소프트웨어 버전 24.1에서 예비입니다. 이 위반은 무시해도 됩니다.

이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 버전에서 해결될 예정입니다.

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.