문서 ID: 000098943 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-06-12

"Ignored filter at file.sdc(line): CLK could not be matched with a clock"이라는 경고 메시지가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Standard Edition 소프트웨어 버전 23.1 이하에서는 타이밍 분석기에서 무시하는 사용자 생성 클럭을 대상으로 하는 몇 가지 제약 조건이 표시될 수 있습니다.

    해결 방법

    이 문제를 방지하려면 clock 선언 제약 조건이 -name 인수에 추가 공백을 포함하지 않는지 확인합니다. 추가 공백이 있는 경우 시계 이름의 일부로 포함됩니다. 예를 들어:

    제약 조건 create_clock -name {clk } -period 10 [get_ports clk100]create_clock -name {clk} -period 10 [get_ports clk100]으로 수정해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.