문서 ID: 000099103 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-06-13

오류(11193): "CMU_FPLL"의 출력 포트 "OUTCLK[]"을(를) 노드 <number><number>"<pin name="">"</pin>에 대한 "IO_OUTPUT_BUFFER"의</number> PLD 포트 "I[]"에 연결할 수 없습니다.</number>

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 22.3에서 23.3까지의 문제로 인해 Arria® 10 및 Cyclone® 10 GX 장치에서 2.5V, 3.0V LVTTL 또는 3.0V LVCMOS I/O 표준을 사용하여 FPLL의 클록 출력이 출력 핀에 연결되면 이 오류가 표시됩니다.

해결 방법

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 23.4부터 해결되었습니다

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Cyclone® 10 GX FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.