문서 ID: 000099113 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2024-06-27

Agilex™ 7 F-Tile 하드 IP에 대해 어떤 고속 시뮬레이션 매크로가 문서화되어 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이 KDB는 Agilex™ 7 F-Tile 이더넷 IP의 시뮬레이션 속도를 개선하기 위한 매크로 개발의 최근 발전에 대해 자세히 설명합니다. 그 목적은 다양한 IP에 적용할 수 있는 특정 매크로와 다양한 버전의 Quartus® Prime Pro Edition 소프트웨어와의 호환성을 명확히 하는 것입니다.

    기존 문서, IP 스크립트 또는 설계 예제에 이미 자세히 설명된 다른 매크로는 그대로 계속 사용해야 합니다. 다른 상황에서는 사전에 디자인에 추가해서는 안 됩니다.

    해결 방법

    이 문서에서는 각 IP에 적용할 수 있는 매크로를 보여주는 광범위한 개요를 제공합니다. 이렇게 하면 시뮬레이션 요구 사항에 적합한 매크로를 빠르게 식별하는 데 도움이 됩니다.

    Agilex™ 7 F-Tile 하드 IP에 대한 빠른 시뮬레이션 매크로

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs
    인텔® Agilex™ F-시리즈 FPGA 개발 키트
    인텔® Agilex™ I-시리즈 FPGA 개발 키트

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.