문서 ID: 000099210 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-08-02

PTP(Precision Time Protocol)로 활성화된 경우 이더넷 및 AN/LT(자동 협상 및 링크 교육) IP를 사용하는 F-Tile Dynamic Reconfiguration Suite FPGA IP Design Example에서 시뮬레이션 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 23.4 및 24.1의 문제로 인해 AN/LT 및 PTP가 활성화된 F-타일 동적 재구성 제품군 FPGA IP에 대한 일부 예제 설계는 정확도 오류로 시뮬레이션에 실패할 수 있습니다.


    해결 방법

    시뮬레이션 중에 오류가 발생하지 않도록 하려면 GUI에서 빠른 시뮬레이션을 선택 취소하고 대신 일반 시뮬레이션을 사용합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.2부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.