문서 ID: 000099231 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2024-07-16

Agilex™ 5 AXI-4 인터페이스를 사용할 때 LPDRR4 EMIF IP에서 읽으려고 할 때 LPDRR4 EMIF IP가 중단되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.1의 문제로 인해 AXI-4 인터페이스를 사용하여 메모리에서 읽으려고 할 때 신호가 의도치 않게 최적화되어 LPDDR4 EMIF IP가 중단될 수 있습니다.

    해결 방법

    이 문제를 해결하려면 Trafic Generator를 구동하는 AXI 버스의 모든 레지스터에 /*synthesis dont_merge syn_preserve = 1*/ 특성을 추가합니다.

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.