문서 ID: 000099253 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-07-16

HPS EMIF IP가 인스턴스화되지 않는 HPS 첫 번째 부팅 모드를 사용하는 SDM 기반 FPGA 설계에서 다른 HPS IO 해시가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.1 및 eariler의 문제로 인해 HPS EMIF가 HPS 지원 설계에서 인스턴스화되지 않으면 1단계 및 2단계 비트스트림에 대해 생성된 HPS IO 해시가 빌드 간에 변경될 수 있습니다. 이는 부팅 모드가 'HPS First'로 설정된 설계에 영향을 미칩니다.

    해결 방법

    QSF 할당을 사용하여 이 문제를 방지할 수 있습니다.

    set_global_assignment -name INI_VARS "asm_constant_hpsio_hash = 켜기"

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.