문서 ID: 000099280 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-08-12

F-Tile Serial Lite IV FPGA IP RX 심플렉스 디자인 rx_pcs_ready 주장하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.2의 문제로 인해 각 TX 채널이 사용되지 않는 시나리오에서 25Gbps 이상의 PMA 데이터 속도에 대한 RX 심플렉스 모드의 F-Tile Serial Lite IV FPGA IP의 경우 RX 링크 업 실패가 관찰됩니다.

    • rx_block_lock: 1'b0
    • rx_pcs_ready: 1'b0

    해결 방법

    이 문제를 해결하려면 다음 두 가지 방법을 사용할 수 있습니다.

    1. TX 심플렉스 모드가 있는 중복 F-Tile Serial Lite IV FPGA IP를 동일한 채널에 배치합니다.
    2. F-Tile Serial Lite IV FPGA IP를 이중 모드로 변경합니다.

    위의 문제를 해결할 계획이 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.