p0_pin_perst_n_i 토글해도 Quartus® Prime Pro Edition 소프트웨어 버전 24.2의 Agilex™ 5 FPGA E-시리즈 ES 장치에서 PCI Express* 링크를 재설정하지 못하는 이유는 무엇입니까?

트랜시버 뱅크의 PCIe 링크의 경우, 뱅크의 PCIe 링크에 대한 PCIe 플랫폼 재설정(PERST#)과 같은 선택적 기능을 가진 HVIO 뱅크에 두 개의 핀이 있습니다. PERST#를 재설정 핀 중 하나에 연결할 수 있습니다. PERST#로 사용되지 않는 리셋 핀은 일반 HVIO 신호로 사용할 수 있습니다. 예를 들어, 뱅크 5A의 핀 PIN_PERST_N_CVP_L1A_0 이 뱅크 L1A의 PCIe 링크에 대한 PERST#에 연결된 경우, 뱅크 5B의 핀 PIN_PERST_N_CVP_L1A_1 일반 HVIO 신호로서 할당될 수 있다.

ES 장치의 문제로 인해 두 재설정 핀 중 하나를 PERST#로 할당하면 PCIe 링크가 재설정되지 않습니다.

현재 Quartus® Prime 소프트웨어 릴리스의 Agilex™ 5 FPGA E 시리즈의 경우 다음 표와 같이 p0_pin_perst_n_i 포트와 p0_pin_perst_n_1_i 포트를 모두 HVIO 뱅크의 재설정 핀 위치에 할당해야 합니다. PERST#를 재설정 핀 중 하나에 연결합니다. PERST#로 사용되지 않는 다른 재설정 핀은 보드 수준에서 부동 상태로 두어야 합니다. 예를 들어, GTS 뱅크 L1B의 PCIe 링크의 경우 핀 PIN_PERST_N_CVP_L1B_0에 p0_pin_perst_n_i 할당하고 핀 PIN_PERST_N_CVP_L1B_1에 p0_pin_perst_n_1_i 할당합니다. PERST#를 PIN_PERST_N_CVP_L1B_0에 연결하는 경우 PIN_PERST_N_CVP_L1B_1 보드 수준에서 부동 상태로 둡니다. i_gpio_perst0_n 포트를 로직 하이에 연결합니다.

Quartus® Prime Pro 소프트웨어 설정 파일에서 약한 풀다운을 핀 사전 설정 포트에 할당해야 합니다.

• set_instance_assignment -name WEAK_PULL_DOWN ON -을 < p0_pin_perst_n_i 핀에 연결합니다>
• set_instance_assignment -name WEAK_PULL_DOWN ON -을 <p0_pin_perst_n_1_i 핀에 연결합니다>
  

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.3부터 해결됩니다.