문서 ID: 000099325 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-07-16

GTS PMA/FEC Direct PHY FPGA IP를 사용하는 심플렉스 구성에서 듀얼 심플렉스 IP 생성 및 컴파일 오류가 표시되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.2의 문제로 인해 GTS PMA/FEC Direct PHY FPGA IP를 사용하여 듀얼 심플렉스 인터페이스를 구현하는 경우 오류가 표시되지 않습니다.

    듀얼 심플렉스 모드는 GTS 트랜시버 듀얼 심플렉스 인터페이스 사용 설명서의 섹션 2.0에 지정된 심플렉스 프로토콜에 대해 지원되며 GTS PMA/FEC 다이렉트 PHY FPGA IP를 사용하는 맞춤형 심플렉스 인터페이스는 지원되지 않습니다. 설계 시 GTS PMA/FEC Direct PHY FPGA IP와 함께 듀얼 심플렉스 모드를 사용하지 마십시오.

    해결 방법

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.