FPGA BSDL 지원

Altera®는 프로그래밍 가능한 장치에 따라 IEEE 표준 1149.1, IEEE 표준 1149.6 및 IEEE 표준 1532 사양에 대한 BSDL(Boundary Scan Description Language) 파일을 제공합니다.

소개

BSDL(Boundary Scan Description Language) 파일은 디바이스가 BST(Boundary-Scan Tests) 및 ISP(In-System Programmability)를 실행할 수 있는 구문을 제공합니다. 이 웹 사이트에서 사용할 수 있는 IEEE BSDL 파일은 사전 구성 BST에 사용됩니다. 장치의 속도 등급이나 온도에 관계없이 BSDL 파일을 사용할 수 있습니다.

사후 구성 BST의 경우, 생성 도구 및 지침은 BSDL 도구 섹션에 제공됩니다.

BSDL 모델은 출시 시점에 사용 가능한 도구로 테스트됩니다. BSDL 파일은 JTAG Technologies, ASSET Intertech - Agilent Technologies, Corelis, GOEPEL Electronic 및 Temento Systems와 같은 공급업체에서 사용할 수 있는 도구를 사용하여 구문을 검사합니다.

IEEE 1149.6 모델

Altera®는 사전 구성 BST(경계 스캔 테스트)를 위해 나열된 장치 제품군에 대해 다음과 같은 IEEE 1149.6 BSDL 모델을 제공합니다. 이 모델은 IEEE 1149.6 표준을 지원하지만, SAMPLE 명령어가 모든 HSSI 핀에 대해 지원되지는 않습니다. 모델은 밀도와 패키지에 따라 다릅니다. 장치의 속도 등급이나 온도에 관계없이 BSDL 모델을 사용할 수 있습니다. 연결된 BSDL 장치 제품군 컬렉션을 방문하여 BSDL 모델에 액세스하십시오.

장치 제품군1

부품 번호 접두어

애자일렉스™ 32

 A3씨

애자일렉™스 72

AGF, AGI, AGM
애자일렉스™ 52 A5E

Stratix® 10 (HPS용 IEEE 1149.1 참조)

1초

Arria® 10 (HPS용 IEEE 1149.1 참조)

10ᅡ

Cyclone® 10 GX

10CX

Stratix® V

5초

Arria® V GZ

5AGZ

Cyclone® IV GX

EP4CGX

Arria® II GX

EP2AGX

노트:

  1. 레거시 장치 제품군의 경우 – 해당 레거시 장치 지원 컬렉션 을 방문하십시오.
  2. Agilex™ 장치의 경우 구성 전에 경계 스캔 테스트를 수행해야 하는 경우 장치 전원을 켤 때 MISCCTRL 명령을 실행하여 BST 회로를 활성화해야 합니다. Agilex™ JTAG 바운더리 스캔 테스트 사용자 안내서 의 항목을 참조하십시오.
모두 보기 간단히 표시

IEEE 1149.1 모델

Altera®는 사전 구성 경계 스캔 테스트(BST)를 위해 나열된 장치 제품군에 대해 다음과 같은 IEEE 1149.1 BSDL 모델을 제공합니다. 모델은 밀도와 패키지에 따라 다릅니다. 장치의 속도 등급이나 온도에 관계없이 BSDL 모델을 사용할 수 있습니다. 연결된 BSDL 장치 제품군 컬렉션을 방문하여 BSDL 모델에 액세스하십시오.

장치 제품군1

형

부품 번호 접두어

Stratix® 10 SX/ST HPS (IEEE 1149.6 참조)

FPGA/HPS

1SX/1ST

Stratix® IV

FPGA

EP4에스

Stratix® III

FPGA

EP3에스

Arria® 10 (IEEE 11.49.6 참조)

FPGA/HPS

10같이

Arria® V

FPGA

5ᅡ
Arria® II GX FPGA EP2AGX

Arria® II GZ

FPGA

EP2AGZ

Cyclone® 10 LP

FPGA

10씨엘(CL)

Cyclone® V

FPGA

5씨

Cyclone® IV

FPGA

EP4C

Cyclone® III

FPGA

EP3C (영문)

Cyclone® II

FPGA

EP2C

MAX® 10 FPGAs

FPGA

10분

MAX® V

증권 시세 표시기

5분

MAX® II

증권 시세 표시기

증권 시세 표시기

구성 장치

구성

증권 시세 표시기

노트:

  1. 레거시 장치 제품군의 경우 – 해당 레거시 장치 지원 컬렉션 을 방문하십시오.
모두 보기 간단히 표시

IEEE 1532 모델 및 도구

Altera®는 사전 구성 BST(경계 스캔 테스트)를 위해 나열된 장치 제품군에 대해 다음과 같은 IEEE 1532 BSDL 모델을 제공합니다. 모델은 밀도와 패키지에 따라 다릅니다. 장치의 속도 등급이나 온도에 관계없이 BSDL 모델을 사용할 수 있습니다. 연결된 BSDL 장치 제품군 컬렉션을 방문하여 BSDL 모델에 액세스하십시오.

시스템 내 프로그래밍 가능성(ISP)을 실행하려면 IEEE 1532 BSDL 파일(프로그래밍 알고리즘)과 시스템 구성 가능(ISC) 파일(프로그래밍 데이터)이 필요합니다.

ISC 파일을 생성하는 방법은 Quartus® Prime Pro Edition 설정 파일 참조 매뉴얼, GENERATE_CONFIG_ISC_FILE 장에서 얻을 수 있습니다.

장치 제품군1

부품 번호 접두어

MAX® 10

10분

MAX® V

5분

MAX® II

증권 시세 표시기

구성 장치

증권 시세 표시기

노트:

  1. 레거시 장치 제품군의 경우 해당 레거시 FPGA 장치 및 제품 지원 컬렉션을 방문하십시오.
모두 보기 간단히 표시

SVF에서ISC 변환기 도구

TCL 스크립트는 SVF(Serial Vector Format) 파일을 사용하여 ISC(시스템 구성 중) 파일을 생성하는 데 사용됩니다.

장치별 도구

 묘사

MAX® 10 (FPGAs) SVF에서ISC로 변환하는 컨버터

 ISC는 IEEE 1532 BSDL 파일을 사용하여 MAX® 10을 프로그래밍하는 데 사용합니다. MAX® 10 장치를 프로그래밍하려면 IEEE 1532 파일과 ISC 파일을 다운로드해야 합니다.

MAX® V (CPLDs) SVF에서 ISC로 변환하는 컨버터

 이 스크립트는 MAX® V 디바이스만 대상으로 합니다. IEEE 1532 표준을 사용하여 MAX® V 장치를 프로그래밍하려면 IEEE 1532 BSDL 파일 외에 ISC 파일이 필요합니다. 이 TCL 스크립트는 SVF(Serial Vector Format) 파일에서ISC(In System Configuration) 파일을 생성하는 것입니다.

EPC(구성 장치) SVF에서 ISC로 변환하는 컨버터

 IEEE1532 표준을 사용하여 EPC 장치를 프로그래밍하기 위해 사용자는 IEEE1532 BSDL 파일 외에ISC 파일도 필요합니다.이 파일은 사용자의 데이터 또는 설계를 설명합니다. 일반적으로 사용자는 Quartus에서ISC 파일을 가져오지만 현재 Quartus는 몇 가지 이유로 EPC 장치용ISC 파일 생성을 지원하지 않습니다. Quartus 4.2에서 지원됩니다. 그때까지는 svf2isc 스크립트를 사용하여 프로그래밍에 필요한ISC 파일을 생성할 수 있습니다.
모두 보기 간단히 표시

사후 구성 BST를 위한 BSDL 도구

구성 후 BST(경계 스캔 테스트)의 경우 TCL 스크립트를 사용하여 Quartus® Prime PIN 파일의 설계 및 핀 할당을 기반으로 구성 후 BSDL 파일을 생성합니다. 리소스는 장치 제품군에 따라 다르며 생성 스크립트 도구 및 설명서를 포함합니다.

장치 제품군1 부품 번호 접두사

Agilex™ 7 F-시리즈 및 I-시리즈 구성 후 BSDL 생성기

 AGF, AGI
Stratix® 10 구성 후 BSDL 작성자 1초
Arria® 10 구성 후 BSDL 생성기 10ᅡ
Cyclone® 10LP, Cyclone® 10GX 구성 후 BSDL 생성기 10CL, 10CX
MAX® 10 구성 후 BSDL 작성자 10분
MAX® V 구성 후 BSDL 생성기 5분

Quartus® II에서 BSDL 파일 생성(Stratix® V, Stratix® IV, Arria® V, Arria® II, Cyclone® V, Cyclone® IV, Cyclone® III LS 및 MAX® V)

BSDL(tcl) 생성

 5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M
BSDL 커스터마이저 (Stratix® III, Cyclone® III, Cyclone® II, MAX® II) EP3S, EP3C, EP2C, EPM

노트:

1. 레거시 장치 제품군의 경우 해당 레거시 FPGA 장치 및 제품 지원 컬렉션을 참조하십시오.
모두 보기 간단히 표시

관련 문서

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.