BSDL 지원
인텔은 IEEE 표준 1149.1, IEEE 표준 1149.6 및 IEEE 표준 1532 사양에 대한 경계 스캔 설명 언어(BSDL) 파일을 제공합니다. BSDL 파일은 장치가 BST(경계 스캔 테스트) 및 시스템 내 프로그래밍 가능성(ISP)을 실행할 수 있는 구문을 제공합니다. 이 웹 사이트에서 사용할 수 있는 IEEE 1149.1 BSDL 파일은 사전 구성 BST에 사용됩니다. 구성 후 BST를 수행하려면 표 1에서 구성 후 BSDL 세대에 적합한 세대 도구와 지침을 선택할 수 있습니다.
표 1. BSDL 파일 생성 도구 및 지침
도구 또는 지침 |
FPGA |
Cpld |
구성 장치 |
---|---|---|---|
구성 후 BSDL 생성기 | ® 인텔 Agilex 7 | - | |
Stratix®, Stratix® GX, Stratix® II, Stratix® II GX, Stratix® III |
MAX® 3000, MAX® 7000, MAX® II |
Epc |
|
Stratix® IV, Stratix® V |
MAX® V |
- |
|
- |
MAX V |
- |
|
인텔® Stratix® 10 |
- |
- |
|
인텔® Arria® 10 |
- |
- |
|
인텔® MAX® 10 |
- |
- |
|
인텔® Cyclone® 10 LP, 인텔® Cyclone® 10GX |
- |
- |
관련 문서
- AN 39: 인텔® FPGA 장치에서 IEEE 1149.1(JTAG) 경계 스캔 테스트
- MAX II 장치에 대한 IEEE 1149.1(JTAG) 경계 스캔 테스트
- MAX V 장치의 JTAG 및 시스템 내 프로그래밍 가능성
- Cyclone II 장치에 대한 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Stratix II 및 Stratix II GX 장치에서 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Stratix III 장치에서 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Stratix IV 장치에서 JTAG 경계 스캔 테스트
- Cyclone III 장치에 대한 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Arria GX 장치에 대한 IEEE 1149.1(JTAG) 경계 스캔 테스트
- Arria II 장치에서 JTAG 경계 스캔 테스트
- MorphIO: 인텔 FPGA 장치 백서용 I/O 재구성 솔루션
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.