인텔® FPGA 도식 검토 워크시트
인텔® FPGA 회로도를 검토하고 인텔의 지침을 준수하는 데 도움이 되는 도식 검토 워크시트를 제공합니다. 이러한 워크시트는 각 장치 핀 연결 지침 및 개략을 마무리할 때 고려해야 하는 보드 레벨 핀 연결에 적용되는 기타 참조된 인텔 FPGA 문서를 기반으로 합니다. 도식 검토 워크시트는 아래 표에 연결되어 Microsoft* Office Word 문서 형식으로 다운로드합니다.
궁금한 점이 있다면 인텔® 고객 지원에서 가능한 지원 옵션을 찾을 수 있습니다. 인텔® 우수 고객 지원 자격이 있는 인텔 고객은 인텔® 프리미어 지원에서 교육과 도움말 주제를 찾을 수 있습니다.
인텔® 커뮤니티에서FPGA와 프로그래머블 솔루션 제품군에 관해질문하고 대답할 수도 있습니다.
경계 스캔 테스트에 대한 자세한 내용은 인텔 BSDL 지원 페이지를 참조하십시오.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.