활성 병렬 구성
지원되는 공통 플래시 인터페이스(CFI) 병렬 플래시 메모리를 사용하여 활성 병렬(AP) 구성을 수행할 수 있습니다. AP 구성 중에 인텔® FPGA 장치는 호스트이고 병렬 플래시 메모리는 에이전트입니다. 구성 데이터는 DATA[15:0] 핀의 인텔 FPGA 장치로 전송됩니다. 이 구성 데이터는 DCLK 입력에 동기화됩니다. 구성 데이터는 클럭 주기당 16비트의 속도로 전송됩니다. AP 구성 중 인텔 FPGA 장치에서 구동되는 DCLK 주파수는 약 40MHz입니다.
자세한 내용은 구성 핸드북에서관련 인텔 FPGA 장치의 구성 장을 참조하십시오.
구성 방법
- 지원되는 공통 플래시 인터페이스(CFI) 병렬 플래시 메모리 사용
응용 프로그램 참고 사항
- AN 478: 쿼터스® II 소프트웨어(PDF)와 FPGA 기반 병렬 플래시 로더 사용 ›
- FPGA의 JTAG 인터페이스를 사용하여 병렬 플래시 메모리 장치에 대한 시스템 내 프로그래밍을 수행하는 방법입니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.