구성 기능

Altera FPGAs에서 지원하는 구성 기능입니다.

구성 기능 지원은 Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10, Cyclone® 10, Stratix® V 및 Arria® V 장치에 대한 리소스를 제공합니다.

Agilex™ 7 시스템 아키텍처, Agilex™ 5 시스템 아키텍처 및 Agilex™ 3 시스템 아키텍처에 대한 추가 지원을 통해 주요 중요 리소스 및 문서가 표시되는 표준 개발 흐름에 대한 단계별 안내 여정을 확인하십시오.

다른 장치의 경우 장치 및 제품 지원 컬렉션을 검색하십시오.

압축 해제 지원

일부 FPGAs 구성 데이터 압축 해제를 지원하여 구성 메모리 공간과 시간을 절약합니다. 이 기능을 사용하면 압축된 구성 데이터를 구성 장치 또는 기타 메모리에 저장하고 이 압축된 비트스트림을 FPGA로 전송할 수 있습니다. 구성하는 동안 FPGA는 실시간으로 비트스트림을 압축 해제하고 CRAM 셀을 구성합니다.

표 1. 디자인 보안 지원

표 1은 설계 보안 지원에 대한 문서를 제공합니다.

FPGAs는 AES(Advanced Encryption Standard) 알고리즘을 사용하여 구성 비트스트림을 복호화할 수 있습니다. 설계 보안 기능을 사용하면 보안 키가 FPGA에 저장됩니다. 디자인 보안 기능이 사용 가능한 FPGA 성공적으로 구성하려면 동일한 보안 키를 사용하여 암호화된 구성 파일로 FPGA 구성해야 합니다. 일부 FPGAs는 휘발성 및 비휘발성 보안 키 스토리지를 모두 제공합니다. 휘발성 보안 키 저장소는 배터리 백업이 필요하지만 보안 키를 업데이트할 수 있습니다. 비휘발성 보안 키는 장치 내부의 비휘발성 메모리에 저장할 수 있으며 저장을 위해 배터리를 백업할 필요가 없습니다.

문서	지원 장치	설명
SDM 기반 FPGA 장치에 대한 보안 개요	애자일렉스™ 7 애자일렉스™ 5 애자일렉스™ 3 Stratix® 10	Altera® 제품은 고도로 구성 가능한 전용 보안 하드웨어 및 펌웨어로 설계되었습니다. Altera®는 소프트웨어, 펌웨어 및 하드웨어 전반에 보안 개발 수명 주기를 적용하여 보다 안전한 제품을 개발하고 유지 관리합니다. 어떤 제품 또는 구성 요소도 완전히 안전할 수는 없습니다.
AN 556: 설계 보안 기능 사용	Arria® 10 Cyclone® 10 Stratix® V Arria® V Cyclone® V Stratix® IV Arria® II	이 애플리케이션 노트는 Altera® 40nm, 28nm 및 20nm FPGAs의 설계 보안 기능을 사용하여 구성 파일의 무단 복사, 리버스 엔지니어링 및 변조로부터 설계를 보호하는 방법에 대해 설명합니다
An 341: 설계 보안 기능 사용	Stratix® II Stratix® II GX	Stratix II 또는 Stratix II GX 설계 보안 기능을 사용할 때 보안 키는 Stratix II 또는 Stratix II GX 장치 내부의 비휘발성 위치에 저장됩니다.
AN 512: 설계 보안 기능 사용	Stratix® III	이 응용 프로그램 노트는 설계 보안 기능 개요, 하드웨어 및 소프트웨어 요구 사항, 보안 구성 흐름 구현 단계, 지원되는 구성 체계, 암호화가 활성화된 직렬 플래시로더 지원, 구성 체계 선택 시 고려 사항, 설계 보안 기능이 활성화된 타이밍 매개변수 및 미국 수출 제어를 다룹니다.

모두 보기 간단히 표시

표 2. 원격 시스템 업그레이드 지원

표 2 는 원격 시스템 업그레이드 지원에 대한 문서를 제공합니다.

Altera 장치에는 전용 원격 시스템 업그레이드 회로가 있습니다. 장치에 구현된 소프트 로직(Nios® V 임베디드 프로세서 또는 사용자 로직)은 원격 위치에서 새로운 구성 이미지를 다운로드하고, 구성 메모리에 저장하고, 전용 원격 시스템 업그레이드 회로망에 지시하여 재구성 주기를 시작할 수 있습니다. 전용 회로는 구성 프로세스 도중 및 이후에 오류 감지를 수행하고, 안전한 구성 이미지로 되돌려 오류 조건에서 복구하고, 오류 상태 정보를 제공합니다. 이 전용 원격 시스템 업그레이드 회로는 시스템 다운타임을 방지하는 데 도움이 됩니다.

문서	지원 장치	설명
원격 업데이트 FPGA IP 사용자 가이드	Arria® 10 Cyclone® 10 GX Cyclone® 10 LP Stratix® V Arria® V Cyclone® V Stratix® IV Cyclone® IV Arria® II	원격 업데이트 Altera® FPGA IP 코어는 지원되는 장치에서 사용할 수 있는 전용 원격 시스템 업그레이드 회로를 사용하여 장치 재구성을 구현합니다.
AN 521: Cyclone® III 액티브 병렬 원격 시스템 업그레이드 레퍼런스 디자인	Cyclone® III	이 애플리케이션 노트는 원격 업데이트 모드, 레퍼런스 디자인 기능 설명, 레퍼런스 디자인 신호, 공장 이미지 사용자 로직 상태 머신, 애플리케이션 이미지 사용자 로직 상태 머신, 공장 이미지 및 애플리케이션 이미지 주소 지정, 시스템 요구 사항, Cyclone III AP 원격 시스템 업그레이드 테스트 절차, 시스템 재구성 트리거링, SignalTap 로직 분석기를 사용한 시스템 파라미터 모니터링에 대한 개요를 다룹니다.

문서

지원 장치

설명

원격 업데이트 FPGA IP 사용자 가이드

Arria® 10

Cyclone® 10 GX

Cyclone® 10 LP

Stratix® V

Arria® V

Cyclone® V

Stratix® IV

Cyclone® IV

Arria® II

원격 업데이트 Altera® FPGA IP 코어는 지원되는 장치에서 사용할 수 있는 전용 원격 시스템 업그레이드 회로를 사용하여 장치 재구성을 구현합니다.

AN 521: Cyclone® III 액티브 병렬 원격 시스템 업그레이드 레퍼런스 디자인

Cyclone® III

이 애플리케이션 노트는 원격 업데이트 모드, 레퍼런스 디자인 기능 설명, 레퍼런스 디자인 신호, 공장 이미지 사용자 로직 상태 머신, 애플리케이션 이미지 사용자 로직 상태 머신, 공장 이미지 및 애플리케이션 이미지 주소 지정, 시스템 요구 사항, Cyclone III AP 원격 시스템 업그레이드 테스트 절차, 시스템 재구성 트리거링, SignalTap 로직 분석기를 사용한 시스템 파라미터 모니터링에 대한 개요를 다룹니다.

모두 보기 간단히 표시

표 3. Altera FPGAs에서 지원하는 구성 기능

표 3 은 Altera 장치 제품군이 지원하는 구성 기능에 대한 요약을 제공합니다.

장치	압축 해제 지원	디자인 보안 지원	원격 시스템 업그레이드 지원
Agilex™ FPGA 및 SoC FPGAs	✓	✓	✓
Stratix® 10 FPGA 및 SoC FPGAs	✓	✓	✓
Arria® 10 FPGA 및 SoC FPGAs	✓	✓	✓
Cyclone® 10 GX FPGAs	✓	✓	✓
Cyclone® 10 LP FPGAs	✓	✓	✓
MAX® 10 FPGAs	✓	✓	✓
Stratix® V	✓	✓	✓
Arria® V SoC	✓	✓	✓
Arria® V	✓	✓	✓
Cyclone® V SoC	✓	✓	✓
Cyclone® V	✓	✓	✓
Stratix® IV	✓	✓	✓
Cyclone® IV E	✓	-	✓
Cyclone® IV GX	✓	-	✓
Stratix® III	✓	✓	✓
Cyclone® III LS	✓	✓	✓
Cyclone® III	✓	-	✓
Arria® II GX	✓	✓	✓
Cyclone® II	✓	-	-

모두 보기 간단히 표시

언어 선택

Intel.com 검색 사용

바로 가기

최근 검색

고급 검색

다음에서만 검색

구성 기능

압축 해제 지원

표 1. 디자인 보안 지원

표 2. 원격 시스템 업그레이드 지원

표 3. Altera FPGAs에서 지원하는 구성 기능

관련 링크