패시브 직렬 구성
패시브 직렬(PS) 구성은 인텔® FPGA 다운로드 케이블, 인텔 FPGA 구성 장치 또는 마이크로프로세서와 같은 지능형 호스트를 사용하여 수행할 수 있습니다. PS 구성 중 데이터는 구성 장치, 플래시 메모리 또는 기타 스토리지 장치에서 DATA0 핀의 인텔 FPGA 장치로 전송됩니다. 이 구성 데이터는 DCLK의 상승 가장자리에 있는 FPGA 래치됩니다. 구성 데이터는 클럭 주기당 1비트 속도로 전송됩니다.
자세한 내용은 구성 핸드북에 있는 관련 인텔 FPGA 장치의 구성 장을 참조하십시오.
구성 방법
- 프로세서를 외부 호스트로 사용
- MAX® 시리즈 CPLD를 외부 호스트로 사용
임베디드 솔루션
- 마이크로블레이스터™ 소프트웨어 드라이버
- PS 인터페이스를 통해 FPGA 구성하는 데 사용되는 휴대용 소프트웨어 드라이버
- ByteBlaster II 또는 ByteBlasterMV™™ 다운로드 케이블을 사용하여 PC에서 작동
- 임베디드 시스템 또는 기타 플랫폼으로 포팅할 수 있는 소스 코드
- 마이크로블레이스터 임베디드 버전
- ColdFire 개발 보드 백서에서 MicroBlaster 구성 구현을 참조하십시오.
- 임베디드 또는 기타 플랫폼으로 포팅할 수 있는 소스 코드
사용자 가이드
- 병렬 플래시 로더 인텔® FPGA IP 사용자 가이드
- JTAG 인터페이스와 플래시 메모리 장치에서 FPGA 구성을 제어하는 로직을 통해 CFI 플래시 메모리 장치를 프로그래밍하는 방법
참조 설계
- 플래시 메모리 백서를 사용한 MAX 시리즈 구성 컨트롤러
- MAX 또는 MAX® II 장치를 구성 컨트롤러로 사용하여 플래시 메모리에서 인텔 FPGAs 구성
- Verilog 및 VHDL의 소스 코드
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.