프로토콜을 통한 구성

프로토콜을 통한 구성(CvP)은 다양한 장치에 대해 PCI Express(PCIe*) 인터페이스를 통해 FPGA 패브릭을 구성할 수 있는 구성 구조입니다.

프로토콜 지원을 통한 구성은 Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10, Cyclone® 10, Stratix® V 및 Arria® V 장치에 대한 리소스를 제공합니다.

Agilex™ 7 시스템 아키텍처, Agilex™ 5 시스템 아키텍처 및 Agilex™ 3 시스템 아키텍처에 대한 추가 지원을 받고, 주요 중요 리소스 및 문서를 표시하는 표준 개발 흐름에 대한 단계별 안내 여정을 확인하십시오.

다른 장치의 경우 장치 및 제품 지원 컬렉션을 검색하십시오.

자율적인 PCIe 하드 지적 재산권(IP)을 통해 FPGA 완전히 구성되기 전에 임베디드 PCIe 코어가 작동할 수 있습니다. 이를 통해 FPGAs는 PCIe 웨이크업 시간 요구 사항을 쉽게 충족할 수 있습니다.

표 1. CvP 문서 및 리소스

문서조사

묘사
프로토콜(CvP) 구현을 통한 Agilex™ 7 장치 구성 사용자 가이드 이 문서에서는 Agilex™ 7 장치 제품군에 대한 CvP 구성 체계에 대해 설명합니다.
프로토콜을 통한 Agilex™ 5 구성(CvP) 구현 사용자 가이드 이 문서에서는 Agilex 5 FPGAs™의 CvP 구성 체계에 대해 설명합니다.
프로토콜을 통한 Agilex™ 3 구성(CvP) 구현 사용자 가이드 이 문서에서는 Agilex™ 3 FPGAs의 CvP 구성 체계에 대해 설명합니다.
Stratix® 10 프로토콜을 통한 구성(CvP) 구현 사용자 가이드 이 문서에서는 Stratix® 10 디바이스 제품군에 대한 CvP 컨피그레이션 체계에 대해 설명합니다.
PCI Express를 통한 Arria® 10 CvP 초기화 및 부분 재구성 사용 설명서 이 사용 설명서에서는 20nm FPGAs의 CvP를 위한 모드, 토폴로지, 기능, 설계 고려 사항 및 소프트웨어에 대해 설명합니다.
프로토콜을 통한 구성(V-시리즈 FPGA 장치의 CvP) 구현 사용 설명서 이 사용 설명서에서는 CvP의 모드, 토폴로지, 기능, 설계 고려 사항 및 소프트웨어에 대해 설명합니다.
프로토콜을 통한 FPGA 구성 백서 이 백서에서는 CvP가 시스템이 28nm FPGAs의 PCIe 웨이크업 시간 요구 사항을 충족하는 데 어떻게 도움이 되는지 설명합니다.
모두 보기 간단히 표시

표 2. CvP 드라이버 및 도구

드라이버 및 도구 설명
프로토콜을 통한 구성(CvP) - Linux 시스템(14nm 및 10nm 장치)의 업스트림 오픈 소스 CvP 드라이버 CvP를 통해 FPGA의 코어를 구성하는 오픈 소스 Linux* 드라이버용 코드입니다. 자체 드라이버를 작성할 때 이 오픈 소스 코드를 참조로 사용하거나 이 드라이버를 사용자 지정하여 시스템에서 CvP 작업을 수행할 수 있습니다.

프로토콜을 통한 구성(CvP) - 소프트웨어 드라이버 코드(28nm 및 20nm 장치)

  • 지원되는 장치:
    • Arria® 10
    • Cyclone® 10 GX
    • Stratix® V
    • Arria® V

CvP를 통해 FPGA의 코어를 구성하는 오픈 소스 Linux 드라이버의 코드입니다. 자체 드라이버를 작성할 때 이 오픈 소스 코드를 참조로 사용하거나 이 드라이버를 사용자 지정하여 시스템에서 CvP 작업을 수행할 수 있습니다.
모두 보기 간단히 표시

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.