FPGA 구성 문제 해결사
이 문제 해결사를 사용하여 FPGA 구성 시도를 도울 수 있습니다. 이 문제 해결사에서는 가능한 모든 사례를 다루지는 않지만 구성 중에 발생하는 대부분의 문제를 식별합니다. 이 문제 해결 도우미는 인텔® FPGA 지식 데이터베이스 를 보완하여 구성 문제를 식별하고 해결하는 데 도움이 될 수 있습니다.
구성 문제는 무엇입니까?
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준으로 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| AS 프로그래밍 케이블을 통한 직접 EPCS 프로그래밍은 프로그래밍 케이블의 전원 공급 장치와 EPCS 장치에 대한 인터페이스를 확인하십시오. | 전원 공급 장치 또는 인터페이스가 안정되어 있지 않으면 Quartus® II 프로그래머가 EPCS 장치에서 정보를 읽고 쓸 수 없습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 EPCS 밀도(예: EPCS64 또는 EPCS128).
장애가 발생하기 시작한 시기와 장애 증상에 대한 설명입니다. 예를 들어, EPCS 프로그래밍은 프로그래밍 주기의 시작/끝에 실패하기 시작했습니다.
FPGA 끝에서 조사된 nCS, DCLK 및 ASDO 신호 스크린샷
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 MSEL 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족됨
지원되는 플래시 장치가 사용됩니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 FPGA 재구성하거나 새 프로그래밍 파일을 사용하여 플래시를 다시 프로그래밍하고 확인합니다. | 최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
| DCLK 및 DATA 라인/버스 신호의 신호 무결성 확인 | 라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
| Quartus II 소프트웨어에서 INIT_DONE 옵션을 활성화하고 INIT_DONE 핀을 확인하여 장치가 초기화 단계를 종료하는지 확인합니다. | CONF_DONE 핀이 높은 상태로 풀려난 후에도 INIT_DONE 낮게 유지되면 장치는 초기화 단계를 종료하지 못합니다. CLKUSR 옵션이 활성화되면 장치 핸드북에 명시된 대로 CLKUSR 핀을 통해 충분한 클럭 사이클이 제공되었는지 확인합니다. 그렇지 않으면 장치가 초기화 단계를 종료하지 못합니다. CONF_DONE 핀이 높게 풀려난 후 INIT_DONE 높이 올라가면 장치가 사용자 모드에 성공적으로 들어갔습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 DATA 라인/버스 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 VCC 또는 접지와 연결되어 있습니다. MSEL 핀을 부동 상태로 두지 마십시오.
nCE, nCONFIG, nSTATUS CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 FPGA 재구성합니다. | 최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
| 전용 JTAG 신호의 신호 무결성 확인 | 라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
| Quartus II 프로그래머에서 자동 감지 또는 프로그램 명령이 실행되기 전에 nCONFIG 및 nSTATUS 핀이 높은 곳에서 릴리스되었는지 확인합니다. | nCONFIG 및 nSTATUS 핀이 높게 릴리스되지 않으면 장치가 여전히 재설정 상태이거나 장치가 제대로 전원이 공급되지 않습니다. 따라서 장치는 실리콘 ID 확인 명령을 포함한 JTAG 지침을 받을 준비가 되지 않았습니다. |
| 프로그래밍 케이블의 대상 장치 접촉 확인 | 프로그래밍 케이블과 대상 장치 사이의 연결이 안정되어 있지 않으면 두 장치 간의 신호/데이터 손상으로 인해 FPGA 호스트로부터 유효한 JTAG 명령을 받지 못합니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
사용 중이던 Quartus II 소프트웨어 버전과 이 문제가 발생했을 때 메시지 창에 오류 메시지가 나타났습니다.
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
어떤 구성 체계를 사용하고 있습니까?
패시브 시리얼(PS)
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 PS 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 의미 Quartus® II 소프트웨어에서 INIT_DONE 옵션을 활성화하고 INIT_DONE 핀을 확인하여 CONF_DONE 핀이 높은 상태로 풀려난 후에도 INIT_DONE 낮게 유지되면 장치가 초기화 단계를 종료하지 못하는 경우 장치가 초기화 단계를 종료하지 못하도록 합니다. CLRUSR 옵션이 활성화된 경우, 장치 핸드북에 명시된 대로 CLKUSR 핀을 통해 충분한 클럭 사이클이 제공되었는지 확인합니다. 그렇지 않으면 장치가 초기화 단계를 종료하지 못합니다. CONF_DONE 핀이 높게 풀려난 후 INIT_DONE 높이 올라가면 장치가 사용자 모드에 성공적으로 들어갔습니다. CONF_DONE 높지 않으면 DCLK 및 DATA 신호를 조사하십시오. Quartus II 프로그래머에서 시작 버튼을 클릭한 후 두 신호를 모두 관찰합니다. 두 신호가 모두 낮게 유지되면 프로그램 명령이 FPGA 제대로 발행되지 않았습니다.
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 데이터 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
Jtag
- 점검 표
- 문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
- 디버그 전략
- 다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
- 전략 영향 Quartus® II 소프트웨어에서 INIT_DONE 옵션을 활성화하고 INIT_DONE 핀을 확인하여 CONF_DONE 핀이 높은 상태로 풀려난 후에도 INIT_DONE 낮게 유지되면 장치가 초기화 단계를 종료하지 못합니다. CLRUSR 옵션이 활성화된 경우, 장치 핸드북에 명시된 대로 CLKUSR 핀을 통해 충분한 클럭 사이클이 제공되었는지 확인합니다. 그렇지 않으면 장치가 초기화 단계를 종료하지 못합니다. CONF_DONE 핀이 높게 풀려난 후 INIT_DONE 높이 올라가면 장치가 사용자 모드에 성공적으로 들어갔습니다. CONF_DONE 높지 않으면 TDO, TDI 및 TCK 신호에서 프로브가 TDI 신호가 낮게 유지되고 TDO 신호가 구성 중에 전환되는 동안, 구성 데이터가 JTAG 스캔 체인 레지스터를 통과하여 CRAM 비트를 올바르게 구성하지 않음을 의미합니다. 이는 JTAG 프로그램 명령이 FPGA 제대로 발행되지 않았기 때문일 수 있습니다.
- 문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
MSEL 핀은 VCC 또는 접지와 연결되어 있습니다. MSEL 핀을 부동 상태로 두지 마십시오.
nCE, nCONFIG, nSTATUS, CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 풀업/풀다운 저항기에 연결됩니다.
nCE, nCONFIG, nSTATUS, CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
사용 중이던 Quartus II 소프트웨어 버전과 이 문제가 발생했을 때 메시지 창에 오류 메시지가 나타났습니다.
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, TDO, TDI 및 TCK 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
Jtag
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 VCC 또는 접지와 연결되어 있습니다. MSEL 핀을 부동 상태로 두지 마십시오.
nCE, nCONFIG, nSTATUS CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 |
의미 |
|---|---|
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 FPGA 재구성합니다. |
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
전용 JTAG 신호의 신호 무결성 확인 |
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
nSTATUS 핀을 구동하는 외부 장치가 없는지 확인하십시오. |
외부 장치로 nSTATUS 핀을 구동하면 핀이 예기치 않게 낮아지며 이로 인해 구성 프로세스가 중단됩니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
사용 중이던 Quartus II 소프트웨어 버전과 이 문제가 발생했을 때 메시지 창에 오류 메시지가 나타났습니다.
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, TDO, TDI 및 TCK 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
액티브 시리얼(AS), 액티브 병렬(AP), 패시브 시리얼(PS), 패스트 패시브 병렬(FPP)
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략
의미
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 구성 장치 또는 플래시를 다시 프로그래밍하고 확인합니다.
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다.
DCLK 및 DATA 라인/버스 신호의 신호 무결성 확인
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다.
nSTATUS 핀을 구동하는 외부 장치가 없는지 확인하십시오.
외부 장치로 nSTATUS 핀을 구동하면 핀이 예기치 않게 낮아지며 이로 인해 구성 프로세스가 중단됩니다.
MSEL 핀은 장치 핸드북에 따라 올바른 MSEL 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
지원되는 플래시 장치가 사용되었는지 확인합니다.
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
1. 이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
2. 이 문제가 발생했을 때 사용하던 FPGA 부품 번호
3. FPGA 끝에서 nCONFIG, nSTATUS, DCLK 및 DATA 라인/버스 신호의 스크린샷
4. 단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
5. 권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
액티브 병렬(AP)
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 AP 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
지원되는 플래시 장치가 사용/li인지 확인하십시오>
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 |
의미 |
|---|---|
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 플래시를 다시 프로그래밍하고 확인합니다. |
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
DCLK, DATA 버스 및 플래시 제어 신호의 신호 무결성 확인 |
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
프로그래밍 파일 생성 중에 구성 데이터의 바이트 주소가 0x020000 설정되었는지 확인하십시오. 기본 구성 부팅 주소는 지원되는 플래시 메모리 장치에서 0x020000 8비트 바이트 주소와 동일한 16비트 단어 주소로 0x010000. |
프로그래밍 파일의 잘못된 주소 설정으로 인해 FPGA 병렬 플래시에서 잘못/잘못된 데이터를 읽게 됩니다. |
nSTATUS 핀을 구동하는 외부 장치가 없는지 확인하십시오. |
외부 장치로 nSTATUS 핀을 구동하면 핀이 예기치 않게 낮아지며 이로 인해 구성 프로세스가 중단됩니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 및 플래시 장치 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 데이터 버스 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
활성 직렬(AS)
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 AS 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 |
의미 |
|---|---|
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 구성 장치를 다시 프로그래밍하고 확인합니다. |
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
nCS, DCLK 및 데이터 신호의 신호 무결성 확인 |
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
nSTATUS 핀을 구동하는 외부 장치가 없는지 확인하십시오. |
외부 장치로 nSTATUS 핀을 구동하면 핀이 예기치 않게 낮아지며 이로 인해 구성 프로세스가 중단됩니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 및 구성 장치 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 데이터 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
Jtag
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 VCC 또는 접지와 연결되어 있습니다. MSEL 핀을 부동 상태로 두지 마십시오.
nCE, nCONFIG, nSTATUS, CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI) 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 |
의미 |
|---|---|
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 FPGA 재구성합니다. |
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
전용 JTAG 신호의 신호 무결성 확인 |
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
nSTATUS 핀을 구동하는 외부 장치가 없는지 확인하십시오. |
외부 장치로 nSTATUS 핀을 구동하면 핀이 예기치 않게 낮아지며 이로 인해 구성 프로세스가 중단됩니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
사용 중이던 Quartus II 소프트웨어 버전과 이 문제가 발생했을 때 메시지 창에 오류 메시지가 나타납니다.
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, TDO, TDI 및 TCK 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
패시브 시리얼(PS), 빠른 패시브 병렬(FPP)
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 PS/FPP 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
지원되는 플래시 장치가 사용되었는지 확인합니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 |
의미 |
|---|---|
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 플래시를 다시 프로그래밍하고 확인합니다. |
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
DCLK, 데이터 라인/버스 및 플래시 제어 신호의 신호 무결성 확인 |
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
nSTATUS 핀을 구동하는 외부 장치가 없는지 확인하십시오. |
외부 장치로 nSTATUS 핀을 구동하면 핀이 예기치 않게 낮아지며 이로 인해 구성 프로세스가 중단됩니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 및 플래시 장치 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 DATA 라인/버스 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
활성 직렬(AS)
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 AS 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 |
의미 |
|---|---|
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 구성 장치를 다시 프로그래밍하고 확인합니다. |
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
nCS, DCLK 및 DATA 신호의 신호 무결성을 확인하고 FPGA 구성 장치 사이에 이러한 신호에 활동이 있는지 확인하십시오. |
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
CONF_DONE 핀에 지연을 일으킬 수 있는 커패시런스 로드 또는 외부 장치가 없는지 확인하십시오. |
CONF_DONE 핀을 지연하거나 로드하면 CONF_DONE 유효한 타이밍 창 내에서 높이 올리지 못할 수 있습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 및 구성 장치 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 데이터 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
Jtag
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 VCC 또는 접지와 연결되어 있습니다. MSEL 핀을 부동 상태로 두지 마십시오.
nCE, nCONFIG, nSTATUS, CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
전략 |
의미 |
|---|---|
Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 FPGA 재구성합니다. |
최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
전용 JTAG 신호의 신호 무결성 확인 |
라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
CONF_DONE 핀에 지연을 일으킬 수 있는 커패시런스 로드 또는 외부 장치가 없는지 확인하십시오. |
CONF_DONE 핀을 지연하거나 로드하면 CONF_DONE 유효한 타이밍 창 내에서 높이 올리지 못할 수 있습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
사용 중이던 Quartus II 소프트웨어 버전과 이 문제가 발생했을 때 메시지 창에 오류 메시지가 나타났습니다.
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, TDO, TDI 및 TCK 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
패시브 시리얼(PS), 빠른 패시브 병렬(FPP)
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 AP/PS/FPP 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
모든 타이밍 사양이 충족되었는지 확인합니다.
지원되는 플래시 장치가 사용되었는지 확인합니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 플래시를 다시 프로그래밍하고 확인합니다. | 최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
| DCLK, 데이터 라인/버스 및 플래시 제어 신호의 신호 무결성 확인 | 라인/버스의 소음으로 인해 구성 프로세스가 중단되고 데이터 손상이 발생합니다. 구성 중에 데이터가 손상되면 FPGA 구성 오류를 감지하고 nSTATUS 핀을 낮게 당깁니다. |
| CONF_DONE 핀에 지연을 일으킬 수 있는 커패시런스 로드 또는 외부 장치가 없는지 확인하십시오. | CONF_DONE 핀을 지연하거나 로드하면 CONF_DONE 유효한 타이밍 창 내에서 높이 올리지 못할 수 있습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 및 플래시 장치 부품 번호
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 DATA 라인/버스 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
nCE, nCONFIG 및 nSTATUS 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| FPGA 보드 표면 사이의 납땜 접촉 확인 | FPGA 제대로 전원이 공급되지 않거나 FPGA POR을 성공적으로 종료하지 않을 경우 nCONFIG 및 nSTATUS 핀이 해제되지 않습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
파워업 스테이지에서 전압(예: 코어 전압, 구성 전압)의 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 AS 구성 설정에 연결됩니다.
전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| 프로그래밍 케이블이 전원을 공급하고 FPGA 올바르게 인터페이스되었는지 확인합니다. | 전원 공급 장치 또는 인터페이스가 안정되어 있지 않으면 Quartus® II 프로그래머가 EPCS 장치에서 정보를 읽고 쓸 수 없습니다. |
| AS 프로그래밍 케이블을 통해 EPCS 장치를 프로그래밍할 수 있는지 확인하십시오. | 이는 EPCS 장치의 기능을 보장하기 위한 것입니다. 하드웨어 제한으로 인해 AS 프로그래밍 케이블로 테스트할 수 없는 경우 이 단계를 건너뜁니다. |
| EPCS 장치가 프로그래밍되기 전에 SFL 이미지가 FPGA 있는지 확인합니다. | SFL 브리지가 FPGA 존재하지 않으면 Quartus II 프로그래머가 FPGA ASMI 인터페이스에 액세스하여 EPCS 장치를 프로그래밍할 수 없습니다. |
| SFL 이미지가 FPGA 구성되면 전원 순환 없이 장치가 Quartus II 프로그래머에서 자동 감지를 수행하려고 합니다. | FPGA만 감지되면 Quartus II 프로그래머가 SFL 브리지를 통해 FPGA ASMI 인터페이스에 액세스할 수 없거나 Quartus II 프로그래머가 ASMI를 통해 EPCS와 FPGA 사이의 인터페이스를 감지할 수 없음을 의미합니다. 두 장치의 전원 공급 장치와 인터페이스를 확인하거나 최신 Quartus II 소프트웨어 버전에서 SFL을 사용하십시오(FPGA 및 EPCS가 모두 감지되면 신호 무결성 문제일 가능성이 높습니다. DATA0, DCLK, nCS 및 ASDO 핀의 신호 무결성을 확인하십시오. 이러한 신호 위치의 소음으로 EPCS 프로그래밍 프로세스가 중단됩니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
Quartus II 메시지 창에 표시되는 오류 메시지 스크린샷
이 문제가 발생했을 때 사용하던 EPCS 밀도(예: EPCS64 또는 EPCS128).
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
지원되는 플래시 장치가 사용되었는지 확인합니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| 프로그래밍 케이블이 전원을 공급하고 FPGA 올바르게 인터페이스되었는지 확인합니다. | 전원 공급 장치 또는 인터페이스가 안정되어 있지 않으면 Quartus® II 프로그래머가 플래시 장치로부터 정보를 읽고 쓸 수 없습니다. |
| 플래시 장치가 프로그래밍되기 전에 PFL 이미지가 MAX II CPLD 또는 FPGA 있는지 확인합니다. | PFL 브리지가 MAX II CPLD 또는 FPGA 존재하지 않는 경우 Quartus II 소프트웨어는 플래시 장치에 액세스할 수 없습니다. |
| PFL 이미지를 FPGA 구성한 후 전원 순환 없이 장치가 Quartus II 프로그래머에서 자동 감지를 수행하려고 합니다. | FPGA만 감지되면 Quartus II 프로그래머가 PFL 브리지를 통해 플래시 장치에 액세스할 수 없음을 의미합니다. MAX II CPLD 또는 FPGA 및 플래시 장치 사이에 있는 전원 공급 장치와 인터페이스를 확인하거나 최신 Quartus II 소프트웨어 버전에서 PFL을 사용하십시오. FPGA EPCS가 모두 감지되면 신호 무결성 문제일 가능성이 높습니다. 데이터 라인/버스, DCLK, 제어 신호 핀의 신호 무결성을 확인하십시오. 이러한 신호 위치의 소음으로 플래시 프로그래밍 프로세스가 중단됩니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
Quartus II 메시지 창에 표시되는 오류 메시지 스크린샷
이 문제가 발생했을 때 사용하던 플래시 장치(예: Numonyx 512MB, Spansion 128MB 등).
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 MSEL 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| Quartus® II 비트스트림 생성이 이 문제에 기여할 수 있습니다. Quartus II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 FPGA 재구성하거나 새 프로그래밍 파일을 사용하여 플래시를 다시 프로그래밍하고 확인합니다. | 최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
| CONF_DONE 핀이 지연되지 않도록 하십시오. CONF_DONE 추적에 추가 커패시던스 로드가 없는지 확인하십시오. 사전 옵션 비트 설정을 사용하여 포스트 장치 비트스트림 패드 바이트를 추가합니다. AS 구성의 경우, 사전 옵션 비트 설정을 사용하여 CONF_DONE 오류 검사를 비활성화하거나 프로그램 길이 수를 변경합니다. |
CONF_DONE 지연하면 장치가 CONF_DONE 검색 창을 놓치고 구성 오류가 발생합니다: CONF_DONE 오류 확인이 비활성화된 경우, FPGA 올바른 타이밍 창 내에서 CONF_DONE 올바르게 상승했는지 확인하지 않습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
압축되지 않은 압축 프로그래밍 파일 첨부
장애가 발생하기 시작한 시기와 장애 증상에 대한 설명입니다. 예를 들어, 프로그래밍 주기 시작/종료 시 구성이 실패하기 시작했습니다.
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 DATA 라인/버스 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
MSEL 핀은 장치 핸드북에 따라 올바른 MSEL 설정에 연결됩니다.
nCE, nCONFIG, nSTATUS 및 CONF_DONE 핀은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| Quartus® II 비트스트림 생성이 이 문제에 기여할 수 있습니다. Quartus II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 FPGA 재구성하거나 새 프로그래밍 파일을 사용하여 플래시를 다시 프로그래밍하고 확인합니다. | 최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
| CONF_DONE 핀이 지연되지 않도록 하십시오. CONF_DONE 추적에 추가 커패시던스 로드가 없는지 확인하십시오. 사전 옵션 비트 설정을 사용하여 포스트 장치 비트스트림 패드 바이트를 추가합니다. AS 구성의 경우, 사전 옵션 비트 설정을 사용하여 CONF_DONE 오류 검사를 비활성화하거나 프로그램 길이 수를 변경합니다. |
CONF_DONE 지연하면 장치가 CONF_DONE 검색 창을 놓치고 구성 오류가 발생합니다: CONF_DONE 오류 확인이 비활성화된 경우, FPGA 올바른 타이밍 창 내에서 CONF_DONE 올바르게 상승했는지 확인하지 않습니다. |
| 암호화된 파일로 구성을 수행하기 전에 장치가 성공적으로 프로그래밍되었는지 확인합니다. | 장치에 키가 없는 경우 장치는 암호화된 파일을 해독할 수 없습니다. |
| 파일 암호화를 수행하며 장치를 프로그래밍하는 데 동일한 키가 사용되었는지 확인합니다. | 키가 호환되지 않으면 장치가 암호화된 파일을 해독할 수 없습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
압축되지 않은 압축 프로그래밍 파일 첨부
장애가 발생하기 시작한 시기와 장애 증상에 대한 설명입니다. 예를 들어, 프로그래밍 주기 시작/종료 시 구성이 실패하기 시작했습니다.
FPGA 끝에서 조사된 nCONFIG, nSTATUS, DCLK 및 DATA 라인/버스 신호 스크린샷
단일 장치 또는 다중 장치 구성을 수행하는지 지정합니다. 다중 장치 구성의 경우 체인에 연결된 장치를 나열하십시오.
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
nCE, nCONFIG, nSTATUS CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 FPGA 재구성합니다. | 최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
| 휘발성 키 프로그래밍을 수행하기 전에 비휘발성 키로 장치가 프로그래밍되지 않았는지 확인하십시오. | 비휘발성 키(1회 프로그래밍 가능)가 장치에 프로그래밍되면 휘발성 키를 프로그래밍할 수 없습니다. |
| VCCBAT의 전원이 제대로 공급되는지 확인합니다. | VCCBAT는 휘발성 키 스토리지 전용 전원 공급 장치입니다. VCCCBAT 공급이 없으면 휘발성 레지스터가 전원이 켜지지 않습니다. |
| 휘발성 키 프로그래밍을 수행하기 전에 동일한 설정(동일한 보드, 다운로드 케이블 및 Quartus II 소프트웨어 버전)이 JTAG 프로그래밍을 수행할 수 있는지 확인하십시오. | JTAG 프로그래밍이 실패하면 특정 휘발성 키 프로그래밍 실패가 아닙니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
Quartus II 메시지 창에 표시되는 오류 메시지 스크린샷
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
nCE, nCONFIG, nSTATUS CONF_DONE 및 전용 JTAG 핀(TCK, TMS, TDO, TDI)은 장치 핸드북의 권장 설정에 따라 연결됩니다. 풀업/풀다운 저항기가 필요한 경우, 저항기 값이 올바른지 확인하십시오.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| Quartus® II 소프트웨어의 최신 버전을 다운로드하십시오. 프로그래밍 파일을 재생성하고 새 프로그래밍 파일을 사용하여 FPGA 재구성합니다. | 최신 Quartus II 소프트웨어에 버그 수정이 있을 수 있습니다. |
| 휘발성 키 프로그래밍을 수행하기 전에 비휘발성 키로 장치가 프로그래밍되지 않았는지 확인하십시오. | 비휘발성 키(1회 프로그래밍 가능)가 장치에 프로그래밍되면 휘발성 키를 프로그래밍할 수 없습니다. |
| 비휘발성 키 프로그래밍 주파수(JTAG TCK 주파수)가 사양에 따라 설정되어 있는지 확인합니다. | 규제되지 않은 JTAG TCK 주파수는 폴리 퓨즈 프로그래밍을 방해합니다. |
| 비휘발성 키 프로그래밍에 적절한 다운로드 케이블(예: 이더넷 블래스터 또는 JTAG 기술)이 사용되는지 확인하십시오. | 지원되지 않는 다운로드 케이블은 비휘발성 키 프로그래밍을 활성화하지 않습니다. |
| 휘발성 키 프로그래밍을 수행하기 전에 동일한 설정(동일한 보드, 다운로드 케이블 및 Quartus II 소프트웨어 버전)이 JTAG 프로그래밍을 수행할 수 있는지 확인하십시오. | JTAG 프로그래밍이 실패하면 특정 휘발성 키 프로그래밍 실패가 아닙니다. 참고: 구성 문제 해결사 초기 페이지로 돌아가 JTAG 관련 장애를 선택하십시오. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
Quartus II 메시지 창에 표시되는 오류 메시지 스크린샷
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
점검 표
문제를 더 디버그하기 전에 이 체크리스트를 사용하여 설계에서 권장 구성 설정을 따랐는지 확인하는 것이 좋습니다.
전원 공급 장치는 장치 데이터시트에 따라 적절한 전압 수준까지 증가하며 작동 내내 안정적입니다.
디버그 전략
다음 표에는 문제의 근본 원인을 좁히기 위한 몇 가지 권장 디버그 전략이 나와 있습니다. 각 전략을 거쳐 그에 따라 검증을 수행하는 것이 좋습니다.
| 전략 | 적 의미 |
|---|---|
| 설계에서 원격 업데이트 블록을 활성화했는지 확인합니다. | 원격 업데이트 블록이 활성화되어 있지 않으면 원격 업데이트 기능을 사용할 수 없습니다. |
| 사용자 로직이 altremote_update 메가 기능 사용자 가이드에 지정된 개요에 따라 되는지 확인하십시오(설계에서 원격 업데이트 블록을 활성화하는 방법에 대한 장치 핸드북 참조) | 다른 응용 프로그램 이미지로 전환할 때 일부 인터페이스가 제대로 작동하지 않을 수 있습니다. |
| 응용 프로그램 페이지에 적합한 시작 주소를 할당해야 합니다. 올바른 시작 주소를 할당하는 방법에 대한 자세한 내용은 핸드북 및 관련 응용 프로그램 노트를 참조하십시오. | 응용 프로그램의 시작 주소가 잘못 할당된 경우 장치가 해당 이미지를 로드할 수 없습니다. |
| 응용 프로그램 페이지의 시작 주소가 원격 업데이트 회로에 올바르게 기록되어 있는지 확인합니다. 오른쪽 param[2.0]을 사용하고, 1 클럭 주기 동안 write_param 주장하고, write_param 주장하기 전에 data_in 입력 버스의 데이터가 안정적인지 확인하십시오. | 응용 프로그램 이미지의 시작 주소가 잘못 작성된 경우 장치가 해당 응용 프로그램 이미지를 로드할 수 없습니다. |
| 최소 한 번의 클럭 주기 동안 altremote_update 재구성 입력을 트리거해야 합니다. altremote_update 메가 기능의 재구성 입력 포트에 대한 관련 사양(있는 경우)은 핸드북 또는 사용자 가이드를 참조하십시오. | 이렇게 하면 장치가 nCONFIG 양수 에지를 감지하여 재구성을 시작할 수 있습니다. |
문제가 계속 지속되면 mySupport를 통해 기술 지원팀에 문의하여 추가 지원을 받을 수 있습니다. mySupport에 서비스 요청을 제출한 후 다음 정보를 제공하십시오.
이 문제가 발생했을 때 사용하던 Quartus II 소프트웨어 버전
이 문제가 발생했을 때 사용하던 FPGA 부품 번호
응용 프로그램 이미지의 시작 주소 쓰기 작업에서 SignalTap II 스크린샷
altremote_update 메가 기능으로 제공되는 클럭 주파수
권장 디버그 전략을 수행한 후 관찰 사항을 지정합니다.
질문이 있는 경우 인텔® 고객 지원에서 사용 가능한 지원 옵션을 찾을 수 있습니다. 인텔® 우수 고객 지원 인텔 고객은 인텔® 우수 고객 지원 교육 및 도움말 주제를 찾을 수 있습니다.
또한 인텔® 커뮤니티를 검색하여 FPGAs 및 프로그래밍 가능한 솔루션 제품군에 대한 질문을 하고 답변할 수도 있습니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.