Nios® II Avalon® 메모리 매핑 보조 템플릿

author-image

기준

제공된 템플릿에는 SOPC 빌더 지원 구성 요소로 번들로 제공되는 Avalon 메모리 매핑(MM) Verilog 모듈이 포함되어 있습니다. 구성 요소는 매개 변수로 사용할 수 있으므로 레지스터당 기능을 선택할 수 있습니다. SOPC Builder가 지원하는 모든 인텔® 장치 제품군에서 구성 요소를 사용할 수 있습니다. 구성 요소는 Verilog 기반이므로 고유한 기능을 추가하거나 참조로 사용하기만 하면 됩니다. 사용 편의를 위해 구성 요소는 Tcl 콜백을 사용하여 GUI 환경에서 자동으로 설정을 변경할 수 있습니다.

이 구성 요소를 SOPC Builder에서 사용할 수 있는 PIO 구성 요소의 대체품으로 사용할 수 있습니다. 이 구성 요소는 동일한 논리를 구현하지만 최대 16개의 I/O 쌍에 대해 복제됩니다. 이 구성 요소는 또한 소프트웨어 개발자가 출력 내용을 다시 읽을 수 있도록 옵션 루프백 모드를 통해 8비트에서 1,024비트까지의 데이터 폭을 지원합니다. 이 구성 요소의 버전 2.0은 8비트에서 32비트까지의 데이터 폭에 대한 인터럽트 기능을 갖춘 입력 포트(또는 레지스터 파일 읽기)를 지원합니다. 인터럽트는 입력 포트에서 상승하는 에지 데이터 토글에 의해 생성됩니다.

그림 1. 구성 요소 블록 다이어그램.
각 I/O 쌍은 표 1에 표시된 액세스 유형을 사용할 수 있습니다.

구성 요소는 또한 선택적으로 Avalon-MM 기본 레지스터 중 하나에 액세스할 때를 결정하는 데 사용할 수 있는 동기화 신호를 제공합니다. 예를 들어, 출력 데이터 포트 중 하나에 연결된 사용자 지정 로직은 동기화 신호를 사용하여 데이터가 유효하다는 것을 나타낼 수 있습니다. 또 다른 예는 FIFO 버퍼에 연결할 수 있는 입력 중 하나입니다. user_chipselect 및 user_read 신호는 FIFO 버퍼에 대한 읽기 인정 신호로 사용될 수 있습니다.

이 설계 예제 사용

이 설계의 사용은 인텔® 설계 예시 라이센스 계약의 이용 약관에 따라 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.