Nios® II C2H 컴파일러 이미지 회전 설계 예

author-image

기준

Nios II C-투-하드웨어 가속 컴파일러(C2H 컴파일러) 이미지 회전 설계 예는 Nios II C2H 컴파일러가 하드웨어에서 이미지 회전 알고리즘을 가속하는 데 어떻게 사용되는지 보여줍니다. 설계 예에는 하드웨어와 소프트웨어가 모두 포함되어 있습니다.

예의 하드웨어 부분은 SOPC Builder에서 생성되며 플래시 메모리에서 비트맵 이미지를 읽고 RAM에서 이미지를 회전한 다음 Synchronous SRAM에 있는 디스플레이 프레임 버퍼에 회전된 이미지를 작성하는 데 필요한 주변 장치를 포함합니다. 하드웨어 설계에는 회전 알고리즘의 속도를 측정하는 성능 카운터와 측정 결과를 보고하는 JTAG UART가 포함되어 있습니다.

예제의 소프트웨어 부분은 C로 작성된 Nios II 통합 개발 환경(IDE) 프로젝트입니다. 이 프로젝트에는 이미지 회전 함수를 360번 호출하는 메인 루프가 포함되어 있어 반복당 한 번 이미지를 회전하는 도수를 증가합니다. 회전 출력 이미지는 선택적으로 개발 보드용 KROS LCD 도터 카드에 표시될 수 Nios II.

하드웨어 설계 사양

  • 보드 지원: Nios 개발 보드, Cyclone® II 에디션
  • Nios II 코어: Nios II/f, 디버그 지원, 4Kbytes I-캐시, 8 Kbytes d-캐시
  • 온칩 RAM: 12Kbytes
  • 오프칩 동기 SRAM: 1 Mbyte
  • 일반 플래시 인터페이스(CFI) 플래시 메모리 인터페이스: 8Mbytes
  • 컴팩트 플래시 인터페이스: 1
  • SDRAM 컨트롤러: 32 Mbytes
  • JTAG UART - 1
  • 타이머: 1
  • 컬러 LCD 컨트롤러: 1
  • 시스템 ID 주변 장치: 1
  • 성능 카운터: 1

그림 1. Nios II C2H 이미지 회전 시스템 블록 다이어그램.

C2H 가속 결과

이 예에서 C2H 컴파일러는 이미지 회전 알고리즘을 가속하여 최적화 없이 컴파일된 소프트웨어(-O0)보다 57배 빠르게 실행할 수 있으며, 가장 빠른 Nios II 임베디드 프로세서에서 실행됩니다. 전체 최적화(-O3)로 컴파일된 소프트웨어와 비교했을 때, C2H 컴파일러 가속 알고리즘은 24배 더 빠르게 실행됩니다.

이 설계 예제 사용

Nios II C2H 이미지 회전 설계 예시(.zip파일)를 다운로드하십시오.

이 설계의 사용은 인텔® 설계 예시 라이센스 계약의이용 약관에 따라 달라질 수 있습니다.

.zip 파일에는 예제를 재현하는 데 필요한 모든 하드웨어 및 소프트웨어 파일과 readme.txt 파일이 포함되어 있습니다. readme.txt 파일에는 설계 재구축 지침이 포함되어 있습니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.