멀티 채널 데이터 지원 기반 CIC 보간 필터

권장 대상:

  • 장치: 알 수 없음

  • Quartus®: v7.2

author-image

기준

멀티 채널 데이터 지원 설계 예제가 포함된 CIC 보간 필터는 CIC MegaCore 기능을 사용하여 여러 독립 데이터 소스에 대한 디지털 샘플 속도 상승 변환을 구현하는 방법을 보여줍니다.

디지털 신호 처리(DSP) 시스템은 종종 여러 병렬 채널과 함께 작동해야 합니다. 디지털 데이터 전송 속도를 낮추거나 최대 변환 응용 프로그램(다른 채널에 동일한 속도 변경 요구 사항이 있는 경우)의 경우, 각 입력 채널에 대해 동일한 하드웨어를 복제하는 대신, 저금리 하드웨어 섹션의 시간 공유는 상당한 리소스 재사용을 제공할 수 있습니다. 이 개념은 Cascaded-Integrator-Comb(Cascaded-Integrator-Comb) 필터 MegaCore 기능의 멀티 채널 작동 개념입니다.

이 예에서는 보간을 위해 단일 입력-다중 출력(SIMO) 모드에서 리소스 절약을 활용할 수 있도록 여러 인터페이스를 지원하도록 CIC 컴파일러를 구성합니다. 전체 시스템 다이어그램은 그림 1에 표시됩니다. CIC 멀티 채널 지원에 대한 자세한 내용은 CIC 컴파일러 사용자 가이드(PDF)를참조하십시오.

그림 1. SIMO 모드에서 CIC 필터를 사용하여 디지털 업 변환 예제의 다이어그램을 차단합니다.

기능

이 데모에는 다음과 같은 기능이 있습니다.

  • CIC 필터는 병렬 입력 데이터 채널을 지원하는 두 개의 독립적인 인터페이스로 구성됩니다. 이를 통해 CIC 필터는 모든 입력 채널에 대한 낮은 데이터 빗 필터 섹션을 시간 공유 할 수 있습니다.
  • 유한 임펄스 응답(FIR) 컴파일러는 CIC 필터 처진 을 보상하기 위해 역 sinc 주파수 응답을 갖도록 구성됩니다.
  • FIR 컴파일러는 멀티 사이클 변수(MCV) 아키텍처를 사용하여 승수를 다시 사용하고 추가 리소스 절약을 제공합니다. MCV 아키텍처에 대한 자세한 내용은 FIR 컴파일러 사용자 가이드(PDF)를참조하십시오.
  • 참조를 위해 CIC 보상 필터를 설계하는 MATLAB 스크립트가 제공됩니다. 스크립트는 주파수 샘플링 방법을 사용하여 역 sinc 주파수 응답이 있는 FIR 필터를 설계합니다. 전체 시스템 응답은 패스 밴드 리플 및 스톱 밴드 감쇠와 같은 주요 시스템 사양을 확인하기 위해 플로팅됩니다.
  • Avalon® 스트리밍 인터페이스는 MegaCore 기능 간에 여러 데이터 소스에서 패킷 데이터를 전송하는 데 사용됩니다. Avalon 스트리밍 인터페이스에 대한 자세한 내용은 Avalon 스트리밍 인터페이스 사양을 참조하십시오.
  • Avalon 스트리밍 패킷 형식 변환기는 여러 데이터 채널을 올바르게 인터리브/deinterleave에 포함됩니다.

모델

설계 예에 대한 입력은 두 개의 독립적인 데이터 소스입니다. 한 소스 신호는 사인 웨이브이고 다른 하나는 코신 웨이브입니다. 둘 다 2.5MHz의 캐리어 주파수를 가지고 있습니다. 입력 신호의 일부가 고주파 첨가제 소음으로 손상됩니다. 데이터 소스는 연속 데이터를 생성합니다. 따라서 Avalon 스트리밍 인터페이스의 startofpacket 및 endofpacket 신호는 스트리밍 데이터를 나타내도록 구성됩니다.

입력 데이터 소스는 8 클럭 주기마다 하나의 유효한 샘플을 생성하며, 이는 10MHz의 동등한 데이터 속도와 12.5%의 버스 사용률에 해당합니다. 패킷 형식 컨버터는 데이터 소스를 인터리브하고 버스 사용률이 두 배로 증가합니다. FIR 필터는 CIC 필터를 배제하여 CIC 필터 주파수 처진에 사전 컨디셔닝을 제공하고 샘플링을 2로 추가합니다. 출력 버스 사용률이 50%가 됩니다. CIC 필터는 대량의 속도 변화를 구현하며, 이 경우 샘플링을 4로 높입니다. 인터리브 입력 신호가 CIC 필터에 들어갈 때 빗 필터 섹션을 공유하는 SIMO 구조로 구성됩니다. 인터리브 멀티 채널 입력 데이터를 분할하기 위해 두 개의 독립적인 출력 인터페이스가 생성됩니다. CIC 필터 출력 샘플링 속도는 80 MHz이며 두 출력 채널 모두에 100% 버스 사용률을 제공합니다. 이 업 변환 체인에서 Avalon 스트리밍 인터페이스의 역압이 활성화되지 않고 실제로 최적화될 수 있습니다. 백프레셔가 없으면 동일한 기능 설계가 더 빠른 속도로 작동하고 약간 더 복잡한 소스 신호 제어 비용으로 리소스를 더 적게 사용할 수 있음을 확인할 수 있습니다.

이 예에 사용된 파일을 다운로드하십시오.

이 설계의 사용은 인텔® 설계 예시 라이센스 계약의이용 약관에 따라 달라질 수 있습니다.

매개 변수

표 1과 2에는 보간 예에 사용된 매개변수 설정이 나열되어 있습니다.

관련 링크

프로젝트의 이 설계 예에 사용된 관련 기능에 대한 자세한 내용은 다음 을 참조하십시오.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.