캐스케이드 통합자-빗(CIC)과 유한 임펄스 응답(FIR) 컴파일러 기능을 특징으로 하는 디지털 다운 변환 시스템 설계 예는 디지털 신호 처리(DSP) 지적 재산권(IP)을 사용하는 멀티채널 멀티채널, 멀티레이트 디지털 시스템을 보여줍니다.
샘플 속도 변환은 현대 디지털 시스템, 특히 WCDMA 및 WiMAX 시스템과 같은 무선 통신 시스템에서 다양한 응용 프로그램을 제공합니다. CIC 및 FIR 필터를 간결하게 구성하여 감쇠 및 보간을 효율적으로 구현할 수 있습니다.
이 예에서는 시간 분할 멀티플렉스(TDM) WiMAX 수신기에서 흔히 볼 수 있는 데이터 속도 하향 변환 시스템을 보여줍니다. 전체 시스템 다이어그램은 그림 1에 표시됩니다.
모델
설계 예에 대한 입력은 디지털 통신 시스템의 위상(I) 및 쿼드러처(Q) 구성 요소와 같은 두 개의 독립적인 데이터 소스에서 가져온 것입니다. 위상 신호는 중앙 주파수가 4.57 MHz인 사인파입니다. 쿼드래처 신호는 4.57MHz를 중심으로 한 코사인 웨이브입니다. 결합된 시간 멀티플렉스 입력 데이터 스트림은 182.784MHz에서 샘플링되므로 위상 및 사분면 신호에 대한 해당 데이터 속도는 91.392MHz입니다. 입력 신호의 일부가 고주파 첨가제 소음에 의해 손상됩니다.
CIC 및 FIR 필터는 입력 신호 스펙트럼 정보를 유지하면서 위상 및 사분면 신호 샘플 속도를 11.484MHz로 변환합니다. 감소 필터는 대역 외 소음도 거부합니다. 따라서 이 속도 변환 시스템의 출력은 주파수 4.57 MHz의 샘플링된 부비동파 아래로 소음이 없어야 합니다. 잘 정의된 속도 변경 시스템의 경우, 좁은 대역 정보 신호는 이 설계 예에서 설명한 대로 입력에서 출력까지 스펙트럼을 유지해야 합니다.
기능
- CIC 컴파일러 IP를 사용하여 멸망 또는 보간을 효율적으로 구현합니다.
- FIR 컴파일러는 CIC 필터 처진 을 보상하기 위해 역 sinc 주파수 응답을 갖도록 구성됩니다.
- 참조를 위해 CIC 보상 필터를 설계하는 MATLAB* 스크립트가 제공됩니다. 스크립트는 주파수 샘플링 방법을 사용하여 역 sinc 주파수 응답이 있는 FIR 필터를 설계합니다. 전체 시스템 응답은 패스 밴드 리플 및 스톱 밴드 감쇠와 같은 주요 시스템 사양을 확인하기 위해 플로팅됩니다.
- 여러 입력 데이터 소스가 지원됩니다. 무선 및 유선 응용 프로그램의 경우 입력 데이터를 시간 분할 멀티플렉스로 볼 수 있습니다. 다른 응용 프로그램의 경우 데이터 소스를 인터리브로 볼 수 있습니다.
- 패킷 형식 변환기는 디스플레이를 위해 여러 데이터 소스를 올바르게 인터레이브 해제하는 데 포함됩니다.
- Avalon® 스트리밍(Avalon-ST) 인터페이스는 코어 간 여러 데이터 소스에서 패킷 데이터를 전송합니다. Avalon-ST에 대한 자세한 내용은 Avalon® 인터페이스 사양(PDF)을참조하십시오.
파일
이 예에 사용된 파일을 다운로드하십시오.
- DDC 예제 디자인 파일 다운로드(버전 71)
- DDC 예제 README 파일 다운로드(버전 71)
- DDC 예제 디자인 파일 다운로드(버전 61)
- DDC 예제 README 파일 다운로드(버전 61)
이 설계의 사용은 하드웨어 참조 설계 라이센스 계약의이용 약관에 따라 적용됩니다.
zip 다운로드 파일은 다음과 같습니다.
- TDMDDC.mdl - DSP 빌더 설계 파일
- ciccomp.m - 역 sinc CIC 보상 필터 설계를 위한 MATLAB 스크립트
- cic.vhd - CIC 컴파일러 IP 코어를 생성하는 래퍼 파일
- fir.vhd - FIR 컴파일러 IP 코어를 생성하는 래퍼 파일
- fdcoeffR4N8M1L110.txt - 사전 생성된 보상 FIR 필터 계수
매개 변수
DSP Builder for 인텔® FPGAs CIC 및 보상 FIR 설계 예
표 1은 전체 주파수 응답 사양을 보여줍니다. 주파수 응답 요구 사항에 따라 CIC 및 FIR 필터(표 2 및 3 참조)에 대한 매개변수를 선택합니다.