이 설계 예는 Nios II 프로세서의 초당 수백만 개의 명령어(MIPS) 성능을 강조합니다. 여기에는 빠른 하드웨어 설계와 Dhrystone 벤치마크 소프트웨어 응용 프로그램이 포함됩니다. 이 시스템은 Stratix® II FPGA 실행되는 Nios II/f 코어에서 200개 이상의 Dhrystone MIPS를 달성합니다. 이 디자인은 Nios II 개발 키트, Stratix II 에디션 및 Cyclone® III FPGA 개발 키트와 함께 사용할 수 있습니다.
이 설계 예제 사용
이 예제를 다운로드하십시오. 자세한 내용은 readme.txt 파일을 참조하십시오.
이 설계의 사용은 인텔® 설계 예시 라이센스 계약의 이용 약관에 따라 적용됩니다.
설계 사양
- 보드 지원: Nios II 개발 키트, Stratix II 에디션 및 Cyclone III FPGA 개발 키트
- Nios II 코어: Nios II/f, 4Kbytes i-캐시, 2 Kbytes d-캐시
- JTAG 디버그 모듈: 예
- 온칩 RAM: 64Kbytes
- JTAG UART: 1
- 타이머: 1