인터페이스 프로토콜은 시스템 설계에서 칩 투 칩, 보드 투 보드 또는 박스 투 박스 연결을 지원합니다. 인텔 FPGA 파트너의 프로토콜 지적 재산권(IP) 솔루션은 광범위한 응용 프로그램의 요구를 충족하고 FPGA 및 ASIC 장치의 통합 트랜시버를 활용합니다. 인터페이스 프로토콜 솔루션은 라이센서블 IP 코어 및 참조 설계뿐만 아니라 비용이 들지 않는 메가 기능 및 설계 예시로 제공됩니다.
Transceiver 프로토콜 섹션을 방문하여 통합 트랜시버 및 지원 인터페이스 프로토콜 솔루션에 대해 자세히 알아보십시오.
인텔 MAX 10개의 FPGA 장치 제품군 및 개발 키트를 대상으로 한 디자인은 새로운 디자인 스토어에서 사용할 수 있습니다.
| 디자인 예 | 시 장치 대상 | 개발 키트 지원 | Qsys 준수 | Quartus II 버전 |
|---|---|---|---|---|
| MAX II | - | - | - | |
| MAX II | - | - | - | |
| MAX II | - | - | 10 | |
| MAX II | - | - | - | |
| Cyclone III | 인텔 FPGA 임베디드 시스템 개발 키트, Cyclone III 에디션 | - | 9.1 | |
| - | - | - | 모두 | |
| MAX II | - | - | 7.2 | |
| MAX II | MDN-B2 | - | - | |
| MAX II | - | - | - | |
| MAX II | - | - | 10 | |
| MAX II | MDN-B2 | - | 7.2 |