Nios® II 임베디드 프로세서 컴팩트 구성

권장 대상:

  • 장치: Cyclone® III

  • Quartus®: 알 수 없음

author-image

기준

Nios II 프로세서 컴팩트 구성 설계 예는 임베디드 프로세서와 원격 업데이트 컨트롤러를 사용하여 Cyclone® III FPGAs 재구성하는 Nios II 보여줍니다. 설계는 최소한의 FPGA 리소스를 사용하도록 설계되었습니다. 소형화로 인해 설계를 기존 시스템에 추가하여 재구성 기능을 추가할 수 있습니다. 설계 예에 대한 자세한 내용은 응용 프로그램 참고 AN 548: Cyclone III(PDF)용 컴팩트 구성 시스템 Nios II를 참조하십시오.

이 설계 예제 사용

이 예제를 실행하려면 compact_config.zip을 다운로드하여 하드 드라이브에 압축을 풀십시오. 설계를 실행하려면 AN 548의 지침을 따르십시오.

이 설계의 사용은 인텔® 설계 예시 라이센스 계약의이용 약관에 따라 달라질 수 있습니다.

설계 사양

설계에는 다음 구성 요소가 포함되어 있습니다.

  • Nios II 프로세서(Nios II/e 경제 코어)
  • 온칩 랜덤 액세스 메모리(RAM)
  • 위상 잠금 루프(PLL)
  • JTAG-UART
  • 원격 업데이트 컨트롤러
  • 트라이 스테이트 브리지
  • CFI 플래시 컨트롤러
  • LED 병렬 I/O(PIO)
  • 푸시 버튼 PIO
  • 시스템 ID 주변 장치

이 설계는 CYCLONE III FPGA 스타터 키트Nios II 임베디드 평가 키트(NEEK)를대상으로 합니다.

그림 1. 컴팩트한 구성 설계 예.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.