이 설계 예는 SPI 에이전트를 사용하여 호스트 브리지를 Avalon® 호스트와 SPI 트랜잭션을 위한 원격 시스템 간의 연결을 제공하는 방법을 보여줍니다.
이 설계 예의 시스템은 두 개의 하위 시스템으로 구성됩니다. 첫 번째는 SPI 트랜잭션을 시작하는 Nios® II CPU 및 SPI 호스트 코어로 구성된 호스트 시스템입니다. 두 번째는 호스트 브리지와 온칩 메모리를 Avalon SPI Agent로 구성된 원격 시스템입니다. 데모를 위해 이 두 하위 시스템은 물리적 핀 라우팅을 거치지 않고 인텔® FPGA 내부적으로 연결됩니다.
소프트웨어 부분은 SPI Agent를 사용하여 호스트 브리지를 Avalon 읽기 및 쓰기 트랜잭션을 수행하는 방법을 보여줍니다. SPI 에이전트가 호스트 브리지를 Avalon 위해 들어오는 데이터 스트림을 Avalon 메모리 매핑(Avalon-MM) 트랜잭션으로 성공적으로 변환하려면 호스트 시스템 CPU가 브리지에서 사용하는 프로토콜에 따라 데이터 스트림을 인코딩하고 패킷화해야 합니다. 마찬가지로 SPI Agent에서 Avalon 호스트 브리지로 보내는 데이터 스트림은 CPU가 사용하는 것과 동일한 프로토콜에 따라 변환되어야 합니다. 이 프로세스를 수행하는 데 필요한 소프트웨어 파일은 ZIP 파일에 포함되어 있습니다.
이 설계 예는 iii 에디션을 Cyclone® 임베디드 시스템 개발 키트의 업데이트 버전으로, Cyclone® V SoC 개발 키트와함께 사용되도록 타겟팅됩니다.
하드웨어 설계 사양
호스트 시스템
- Nios II/f
- 온칩 메모리: 156K
- 시스템 타이머
- 시스템 ID
- JTAG UART
- SPI 코어
원격 시스템
- 호스트 브리지를 Avalon SPI 에이전트
- 온칩 메모리: 4K
이 예에 사용된 파일을 다운로드하십시오.
Cyclone V SoC의 경우:
참고: 이 링크는 설계 저장소로 안내하여 설계 예제 및 설계 실행 지침이 포함된 빠른 참조 가이드 문서를 다운로드하도록 안내합니다.
Cyclone® III의 경우:
참고: .zip 파일에는 이 예제를 재현하는 데 필요한 모든 하드웨어 및 소프트웨어 파일이 포함되어 있습니다. readme.txt 파일에는 설계 실행에 대한 지침이 포함되어 있습니다.