이 예에서는 3D 유한 차이 스텐실 전용 계산의 Open Computing Language(OpenCLTM)구현을 보여줍니다. 주문k 스텐실 계산에서 각 출력 포인트는 3k+1 입력 포인트(각 방향의k 인접 지점)의기능입니다. 계산 구조로 인해 다양한 출력 지점에서 상당한 양의 데이터가 재사용되어 중복 메모리 액세스를 최소화하는 최적화가 이어집니다.
이 예의 커널은 슬라이딩 볼륨 계산 패턴(슬라이딩 창 설계 패턴의 3D 아날로그)을 사용하여 기존 OpenCL 구현에 비해 메모리 대역폭 요구 사항을 줄여 데이터 재사용을 활용합니다. 자세한 내용은 예제 패키지에서 확인할 수 있습니다.
3D 유한 차이 계산 성능
기능
- 효율적인 3D 슬라이딩 볼륨
- 단일 작업 항목 커널
다운로드 수
설계 예에서는 OpenCL 장치(.cl)와 호스트 응용 프로그램에 대한 소스 코드를 제공합니다. 호스트 응용 프로그램을 컴파일하기 위해 Linux* 패키지에는 Makefile이 포함되어 있으며 Windows* 패키지에는 Microsoft Visual Studio 2010 프로젝트가 포함되어 있습니다.
다음 다운로드는 이 예에 대해 제공됩니다.
이 설계의 사용은 하드웨어 참조 설계 라이센스 계약의이용 약관에 따라 적용됩니다.
소프트웨어 및 하드웨어 요구 사항
이 설계 예에는 다음 도구가 필요합니다.
- 인텔® FPGA 소프트웨어 v17.1 이상
- OpenCL v17.1 이상용 SDK 인텔® FPGA
- Linux에서: GNU 메이크 및 gcc
- Windows*: Microsoft Visual Studio 2010*
인텔 설계 도구를 다운로드하려면 OpenCL 다운로드 페이지를 방문하십시오. 기본 운영 체제에 대한 요구 사항은 OpenCL에 대한 인텔 FPGA SDK와 동일합니다.
OpenCL 및 OpenCL 로고는 Khronos의 허가를 받아 사용하는 Apple Inc.의 상표입니다.
* 제품은 게시된 Khronos 사양을 기반으로 하며 Khronos 적합성 테스트 프로세스를 통과했습니다. 현재 적합성 상태는 www.khronos.org/conformance에서 찾을 수 있습니다.