DSP 설계 예

권장되는 대상

  • 장치: 알 수 없음

  • Quartus®: v7.2-v10.0

author-image

기준

DSP

인텔은 일반적인 설계 문제에 대한 효율적인 솔루션을 보여주는 여러 디지털 신호 처리(DSP) 참조 설계 및 설계 예를 제공합니다. 이러한 설계는 고유한 DSP 시스템 개발을 위한 출발점으로 사용될 수 있으며 필터, 산술 기능, 오류 감지/보정, 변조/강등, 비디오 및 이미지 처리와 같은 DSP 기능 포트폴리오를 사용하여 사용할 수 있습니다.

설계 예

대상 장치

지원되는 개발 키트

Qsys 준수

Quartus® II 버전

블록 부동 소수점 IFFT+FFT 쌍에서 유니티 이득 달성

-

-

-

9.1

멀티 채널 데이터 지원 기반 CIC 보간 필터

-

-

-

-

계수 재로드 유한 임펄스 응답(FIR) 필터

-

-

-

9.1

CIC 및 FIR 필터를 사용하여 디지털 다운 변환 시스템 설계

-

-

-

7.1

32K 포인트 변형 길이를 갖춘 빠른 Fourier Transform(FFT)

-

-

-

-

OFDM 변조 및 강등 구현

-

-

-

7.2

멀티 채널 Farrow 필터

-

-

-

-

Nios II: 내장 직접 메모리 액세스로 가속된 FIR

Cyclone® III, Stratix® II

Nios® II 임베디드 평가 키트(NEEK), Cyclone III 에디션, 인텔® FPGA 임베디드 시스템 개발 키트, Cyclone III 에디션, Nios II 개발 키트, Stratix II 에디션

-

9.0

Nios II: C2H 만델브로트

Cyclone III

Nios II 임베디드 평가 키트(NEEK), Cyclone III 에디션, 인텔 FPGA 임베디드 시스템 개발 키트, Cyclone III 에디션

-

8.1

Nios II: 체크섬 하드웨어 가속기

Cyclone III

Nios II 임베디드 평가 키트(NEEK), Cyclone III 에디션

-

10.0

디지털 업-변환을 위한 별칭이 있는 Polyphase 변조

-

-

-

-

재구성 가능한 소수점 필터

-

-

-

-

런타임 재구성 가능한 스케일러 설계 예

Stratix II, Cyclone II

-

-

9.0

시그마 델타 컨버터

-

-

-

-

멀티 채널 지원으로 CIC 소수점 필터 사용

-

-

-

7.2

가변 속도 감소 필터

-

-

-

-
모두 보기 간단히 표시

오류 감지 또는 수정

인텔은 일반적인 설계 문제에 대한 효율적인 솔루션을 보여주는 여러 DSP 참조 설계 및 설계 예를 제공합니다. 이러한 설계는 고유한 DSP 시스템 개발을 위한 출발점으로 사용할 수 있으며 필터, 산술 기능, 오류 감지 또는 수정, 변조 또는 강등, 비디오 및 이미지 처리와 같은 DSP 기능 포트폴리오를 사용하여 사용할 수 있습니다.

설계 예

대상 장치

지원되는 개발 키트

Qsys 준수

Quartus II 버전

Nios II: 체크섬 하드웨어 가속기

Cyclone III

Nios II 임베디드 평가 키트(NEEK), Cyclone III 에디션

-

10.0
모두 보기 간단히 표시

필터 및 변환

인텔은 일반적인 설계 문제에 대한 효율적인 솔루션을 보여주는 여러 DSP 참조 설계 및 설계 예를 제공합니다. 이러한 설계는 고유한 DSP 시스템 개발을 위한 출발점으로 사용할 수 있으며 필터, 산술 기능, 오류 감지 또는 수정, 변조 또는 강등, 비디오 및 이미지 처리와 같은 DSP 기능 포트폴리오를 사용하여 사용할 수 있습니다.

설계 예

대상 장치

지원되는 개발 키트

Qsys 준수

Quartus II 버전

블록 부동 소수점 IFFT+FFT 쌍에서 유니티 이득 달성

-

-

-

9.1

멀티 채널 데이터 지원 CIC 보간 필터

-

-

-

-

계수 재로드 유한 임펄스 응답(FIR) 필터

-

-

-

9.1

CIC 및 FIR 필터를 사용하여 디지털 다운 변환 시스템 설계

-

-

-

7.1

32K 포인트 변형 길이를 갖춘 빠른 Fourier Transform(FFT)

-

-

-

-

멀티 채널 Farrow 필터

-

-

-

-

Nios II: 내장 직접 메모리 액세스로 가속된 FIR

Cyclone III, Stratix II

Nios II 임베디드 평가 키트(NEEK), Cyclone III 에디션, 인텔 FPGA 임베디드 시스템 개발 키트, Cyclone III 에디션, Nios II 개발 키트, Stratix II 에디션

-

9.0

Nios II: C2H 만델브로트

Cyclone III

Nios II 임베디드 평가 키트(NEEK), Cyclone III 에디션, 인텔 FPGA 임베디드 시스템 개발 키트, Cyclone III 에디션

-

8.1

재구성 가능한 소수점 필터

-

-

-

-

런타임 재구성 가능한 스케일러 설계 예

Stratix II, Cyclone II

-

-

9.0

시그마 델타 컨버터

-

-

-

-

멀티 채널 지원으로 CIC 소수점 필터 사용

-

-

-

7.2

가변 속도 감소 필터

-

-

-

-
모두 보기 간단히 표시

변조 및 데모화

인텔은 일반적인 설계 문제에 대한 효율적인 솔루션을 보여주는 여러 DSP 참조 설계 및 설계 예를 제공합니다. 이러한 설계는 고유한 DSP 시스템 개발을 위한 출발점으로 사용할 수 있으며 필터, 산술 기능, 오류 감지 또는 수정, 변조 또는 강등, 비디오 및 이미지 처리와 같은 DSP 기능 포트폴리오를 사용하여 사용할 수 있습니다.

설계 예

대상 장치

지원되는 개발 키트

Qsys 준수

Quartus II 버전

OFDM 변조 및 강등 구현

-

-

-

7.2

디지털 업-변환을 위한 별칭이 있는 Polyphase 변조

-

-

-

-
모두 보기 간단히 표시

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.