광 흐름 설계 예

권장 대상:

  • 장치: Cyclone® V

  • Quartus®: v17.1

author-image

기준

이 벤치마크는 Lucas Kanade 광 흐름 알고리즘의 OpenCLTM 구현을 보여줍니다. 이 구현은 다음 논문인 Jean-Yves Bouguet의 알고리즘에 대한 Lucas Kanade 기능 추적기 설명의 피라미드 구현을기반으로 합니다.

이 설계 예는 52x52 창 크기의 조밀하고 반복적이지 않은 비 피라미드 버전을 구현합니다. 더 작은 FPGA 장치, 특히 Cyclone® V SoC 개발 키트를 갖춘 플랫폼을 위해 설계되었습니다.

광 흐름 성능

기능

  • 단일 작업 항목 커널
  • 슬라이딩 창 디자인 패턴
  • 리소스 사용 감소 기술

다운로드 수

설계 예에서는 OpenCL 장치(.cl)와 호스트 응용 프로그램에 대한 소스 코드를 제공합니다. 호스트 응용 프로그램을 컴파일하기 위해 Linux* 패키지에는 Makefile이 포함되어 있으며 Windows* 패키지에는 Microsoft Visual Studio 2010* 프로젝트가 포함되어 있습니다.

다음 다운로드는 이 예에 대해 제공됩니다.

이 설계의 사용은 하드웨어 참조 설계 라이센스 계약의이용 약관에 따라 적용됩니다.

소프트웨어 및 하드웨어 요구 사항

이 설계 예에는 다음 도구가 필요합니다.

  • 인텔® FPGA 소프트웨어 v17.1 이상
  • OpenCL™ v17.1 이상에 대한 SDK 인텔® FPGA
  • Linux에서: GNU 메이크 및 gcc
  • Windows*: Microsoft Visual Studio 2010*
  • arm32 아키텍처로 컴파일하려면 SoCEDS v17.1 이상을 얻으십시오.
    • Windows의 경우 gmake가 필요합니다.
    • VisualStudio 프로젝트는 arm32로 컴파일할 수 없습니다.

인텔 설계 도구를 다운로드하려면 OpenCL 다운로드 페이지를 방문하십시오. 기본 운영 체제에 대한 요구 사항은 OpenCL에 대한 인텔 FPGA SDK와 동일합니다.

OpenCL 및 OpenCL 로고는 Khronos의 허가를 받아 사용하는 Apple Inc.의 상표입니다.

* 제품은 게시된 Khronos 사양을 기반으로 하며 Khronos 적합성 테스트 프로세스를 통과했습니다. 현재 적합성 상태는 www.khronos.org/conformance에서 찾을 수 있습니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.