이 예에서는 Verilog HDL에서 LPM 기능을 인스턴스화하는 방법을 보여줍니다. 이 경우 aclr, clock 및 q 포트를 사용하여 LPM_COUNTER 인스턴스화됩니다. 매개변수 값은 빨간색 텍스트와 같이 키워드 defparam으로 설정됩니다. 포트 매핑과 매개변수 이름은 모두 변수 이름 뒤에 있는 기간(.) 연산자가 참조합니다. 이 경우 변수는 u1입니다.
프로젝트에서 이 예제를 사용하는 것에 대한 자세한 내용은 다음 으로 이동하십시오.
check_lpm.v
모듈 check_lpm(clk, Reset, q); 포트 선언 입력 clk; 입력 재설정; 출력 [7:0] q; lpm_counter u1(.aclr(재설정), .clock(clk), .q(q)); defparam u1.lpm_width = 8; defparam u1.lpm_direction= "UP" 엔드모듈