이 예에서는 Verilog HDL에서 매개변수화된 ternary Adder 트리에 대해 설명합니다. Stratix® II와 같은 로직 엘리먼트(LE)의 조합 로직 구조로 큰 조회 테이블을 포함하는 장치의 경우, 테너 애드러 트리로 가더 트리를 구조화하면 성능이 크게 향상됩니다.
Verilog HDL: Ternary Adder Tree
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.