인텔 SoC 장치의 하드 프로세서 시스템(HPS)에는 FPGA 코어의 메모리 및 주변 장치와 통신할 수 있는 HPS-투-FPGA AXI* 브리지(h2f) 인터페이스가 있습니다. 이 예에서는 플랫폼 디자이너(이전 Qsys)에서 AXI 슬레이브 온칩 메모리 구성 요소와 함께 HPS를 인스턴스화하고 설계를 시뮬레이션하는 방법을 보여줍니다. 테스트벤치 시스템은 멘토 그래픽* 마스터 버스 기능 모델(BFM)을 사용하여 FPGA 코어 로직과 통신하는 HPS AXI Bridge 인터페이스를 모델링합니다.
이 설계 예제 사용
파일 HPS_h2f_axi_sim.zip을 다운로드하고 그 내용을 추출합니다. 이 설계 예에는 인텔® Quartus® Prime 소프트웨어 v13.1 이상이 필요합니다.
ZIP 파일에는 시뮬레이션을 실행하고 결과를 보기 위한 다음 IP 디렉터리 및 시뮬레이션 디렉토리가 포함되어 있습니다.
- HPS_h2f_axi_sim.qsys라는 최상위 Qsys 시스템
- IP/디렉토리의 AXI 슬레이브 메모리 파일
- HPS_h2f_axi_simulation_example/디렉토리 아래의 시뮬레이션 파일은 다음과 같습니다.
- testbench/mentor/ - ModelSim*을 사용하여 시뮬레이션을 실행하기 위한 설정 파일이 포함되어 있습니다. 주 스크립트 파일은 run_sim.tcl입니다.
- testbench/HPS_h2f_axi_sim_tb/시뮬레이션/ - 최상위 테스트벤치 및 테스트 프로그램이 포함되어 있습니다. 최상위 테스트벤치 파일은 HPS_h2f_axi_sim_tb.v이며 테스트 프로그램은 master_test_program.sv입니다.
- testbench/HPS_h2f_axi_sim_tb/시뮬레이션/submodules/ - 하위 디렉토리에는 설계 컴파일에 필요한 Verilog 파일이 포함되어 있습니다.
최상위 테스트벤치는 HPS 시뮬레이션 모델, 클럭 소스, 리셋 소스 및 마스터 테스트 프로그램을 인스턴스화합니다. 테스트 프로그램은 H2f AXI 브리지 인터페이스를 사용하여 HPS BFM 모델의 명령을 AXI 슬레이브 메모리로 보냅니다. 테스트 프로그램은 4개의 쓰기를 시작하고 4개의 읽기와 2개의 쓰기 데이터 버스트 및 2개의 읽기 데이터 버스트가 뒤따르는 지시 테스트를 수행합니다. 마지막으로 테스트 프로그램은 AXI 슬레이브 메모리에서 읽은 데이터가 작성된 데이터와 일치하는지 확인합니다.
포함된 시뮬레이션 스크립트를 사용하여 Mentor Graphics ModelSim-인텔® FPGA Edition 시뮬레이터로 시뮬레이션을 실행할 수 있습니다. 시뮬레이션을 실행하려면 인텔® Quartus® Prime Standard 및 Pro Edition 라이선스에 포함된 멘토 그래픽 AXI 검증 IP Suite 라이선스를 설치해야 합니다. ModelSim-인텔 FPGA Edition 소프트웨어를 실행하려면 아래와 함께 올바른 설치 디렉토리를 가리키는 -mvchome 경로와 함께 아래 명령을 사용하십시오.
vsim -mvchome $QUARTUS_ROOTDIR/.. /ip/altera/mentor_vip_ae/common
HPS_h2f_axi_simulation_example/testbench/mentor/directory에서 ModelSim-인텔 FPGA 에디션 소프트웨어를 시작합니다. 그런 다음 run_sim.tcl 스크립트를 실행하여 시뮬레이션을 실행하고 파형을 볼 수 있습니다.
master_test_program.sv의 테스트 프로그램은 멘토 VIP 인텔 FPGA 에디션 AMBA, AXI3 및 AXI4 사용자 가이드(PDF)의6장에 자세히 설명된 멘토 그래픽 AXI 검증 IP 제품군(인텔 FPGA 에디션)에 제공된 예를 기반으로 합니다.
사용자 가이드에는 또한 12장에 있는 마스터 및 슬레이브 BBFM의 예와 ModelSim-인텔 FPGA, Questa 및 VCS 시뮬레이터를 사용하여 시뮬레이션을 실행하는 지침이 포함되어 있습니다.