드라이브 온어칩 멀티축 모터 제어

권장 대상:

  • 장치: Cyclone® V

  • 장치: 인텔® MAX® 10

  • Quartus®: v15.0 - v17.0

author-image

기준

개요

인텔 드라이브 온 어칩 모터 제어 참조 설계는 단일 Cyclone® V SoC 또는 인텔® MAX® 10의 통합 드라이브 시스템입니다. 이 설계는 최대 4개의 영구 자석 동기 모터의 동시 제어를 지원하는 단일 및 멀티액시스 현장 지향 제어(FOC)를 구현합니다. 참조 디자인은 FPGAs 모터 제어를 위한 소프트웨어 중심 설계 흐름을 보여줍니다. FPGA DSP 공동 프로세서 및 키 모터 제어 인터페이스 IP와 통합된 드라이브 시스템 호스트로서 듀얼 암* Cortex*-A9 하드 프로세서 시스템 또는 Nios® II 소프트 코어 프로세서를 대상으로 합니다. 이는 인텔의 Cyclone® 제품군에 통합된 드라이브 온 어칩 설계의 비용 효율적인 확장성을 보여주며, 자체 드라이브 시스템 설계를 위한 훌륭한 출발점입니다.

기능

  • 듀얼 암 Cortex-A9 하드 프로세서 시스템 또는 Nios II 프로세서에서 실행되는 완전한 소프트웨어 시스템, 높은 수준의 제어 및 구성 수행(모터 위치 및 속도 루프 닫기 외에도)
  • 소프트웨어 전용 및 FPGA 가속 FOC 구현으로 소프트웨어의 위치 및 속도 루프를 DSP 공동 프로세서로 FPGA 매우 낮은 지연 시간, 고성능 전류 제어 루프를 통합합니다.
  • 최적화 및 소프트웨어 구성 가능한 FOC IP 하위 시스템, 고정 및 부동 소수점 정밀 구현을 모두 지원하는 DSP Builder에서 사용자 정의 가능
  • 공간 벡터 펄스 폭 변조(PWM), Sigma-Delta ADC 인터페이스 및 필터 로직, FPGA 위치 피드백 인코더 인터페이스와 같은 주요 모터 제어 기능을 모두 소프트웨어 제어 하에 통합합니다.

하드웨어 요구 사항

  • Terasic의 Cyclone V 개발 키트 또는 INK 개발 키트를 탑재한 인텔 Multiaxis Motor Control Board

소프트웨어 요구 사항

인텔® Quartus® 소프트웨어 버전 17.0 이상에는 다음 기능이 있습니다.

블록 다이어그램

그림 1에 표시된 참조 설계는 키 모터 제어 인터페이스 지적 재산권(IP)과 통합된 최대 2개의 영구 자석 동기 모터의 동시 제어를 위한 소프트웨어 구성 가능한 현장 지향 제어(FOC) 알고리즘을 구현합니다.

그림 1. 드라이브 온 칩 참조 설계 블록 다이어그램.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.