FPGA 디자인 소프트웨어 리소스 센터

페이지에 링크된 FPGA 소프트웨어 리소스는 FPGA 디자인 흐름에 따라 기능 영역으로 나뉩니다.

Agilex™ FPGA 및 SoC FPGA 디자인 허브 설명
Agilex™ 7 FPGA 및 SoC FPGA Agilex™ 7 FPGA 리소스는 FPGA 기반 플랫폼을 개발하기 위한 설계 단계를 안내하는 일련의 표준 설계 프로세스를 중심으로 구성됩니다.
Agilex™ 5 FPGA 및 SoC FPGA Agilex™ 5 FPGA 리소스는 FPGA 기반 플랫폼을 개발하기 위한 설계 단계를 안내하는 일련의 표준 설계 프로세스를 중심으로 구성됩니다.
Agilex™ 3 FPGA 및 SoC FPGA Agilex™ 3 FPGA 리소스는 FPGA 기반 플랫폼을 개발하기 위한 설계 단계를 안내하는 일련의 표준 설계 프로세스를 중심으로 구성됩니다.
FPGA 디자인 도구 리소스 묘사
FPGA 장치 및 제품 지원 컬렉션 제품 수명 주기 단계별로 분류된 FPGA 장치 및 제품 컬렉션.
Questa*-인텔® FPGA 에디션 및 ModelSim*-인텔® FPGA 에디션 소프트웨어 지원 시뮬레이션 문제를 해결하는 데 도움이 되는 리소스를 지원합니다.
임베디드 설계 도구 리소스 묘사
SOPC 빌더 지원 SOPC 빌더 문서, 사용자 가이드, 설계 예제 및 기술 문서.
FPGA 개발 도구 설명서 이 컬렉션은 Quartus® Prime 디자인 소프트웨어 및 기타 FPGA 개발 도구에 대한 문서를 제공합니다.
SoC FPGA 임베디드 개발 제품군 SoC EDS v20.3 Pro 및 v21.1 Standard부터 구성 요소가 GitHub 및 Rocketboards.org 에 릴리스됩니다. 고객은 최신 기능, 버그 수정 및 보안 패치가 포함된 업그레이드 버전, 필요한 것을 정확히 다운로드할 수 있습니다. 구성 요소가 더 자주 릴리스되므로 코드 변경 내용을 더 빠르고 더 잘 추적할 수 있습니다.
Nios® V 프로세서 문서 Nios® V 프로세서는 오픈 소스 RISC-V 명령어 집합 아키텍처를 기반으로 하는 Altera® FPGAs용 차세대 소프트 프로세서입니다. 이 프로세서는 버전 21.3부터 Quartus® Prime Pro Edition 소프트웨어에서 사용할 수 있습니다.
Nios® II 프로세서 문서 Gartner 연구에 따르면 세계에서 가장 다양한 기능을 갖춘 프로세서인 Nios® II 프로세서는 FPGA 업계에서 가장 널리 사용되는 소프트 프로세서입니다. Nios® II 프로세서는 비용에 민감한 실시간 안전 크리티컬(DO-254) 및 애플리케이션 처리 요구 사항에 대한 전례 없는 유연성을 제공합니다. Nios® II 프로세서는 모든 Altera® FPGA 및 SoC 제품군을 지원합니다.
고급 설계 도구 묘사
HLS(High-Level Synthesis) 컴파일러 지원 HLS 컴파일러에 대한 기술 문서, 비디오 및 교육 과정을 찾아보십시오.
디지털 신호 처리(DSP) 지원 DSP 문서는 FPGA 디자인 커뮤니티에서 일반적으로 사용되는 디자인 흐름을 제공합니다.
힘 묘사
조기 전력 예측기(EPE) 및 전력 분석기 조기 전력 예측기, FPGA 전력 및 열 계산기, 전력 분석기를 제공하여 소비전력을 예측할 수 있습니다.
소프트웨어 리소스 묘사
운영 체제 지원 Quartus Prime Pro, Standard, Lite Edition 소프트웨어 및 추가 소프트웨어에 대한 OS 지원 정보.
케이블 및 어댑터 드라이버 정보 FPGA Download Cable, EthernetBlaster, USB-Blaster, ByteBlaster II, ByteBlasterMV 및 MasterBlaster 케이블에 대한 드라이버 정보 및 참조를 찾아보십시오.
Quartus® Prime 및 Quartus® II 소프트웨어 스크립팅 지원 명령줄 및 도구 명령 언어(Tcl) 스크립트 디자인 흐름에 대한 포괄적인 스크립팅 지원이 포함된 리소스를 제공합니다.
I/O 관리 및 보드 개발 지원 센터 초기 I/O 계획 및 승인을 위한 설명서, 교육 및 도구를 제공합니다.
디자인 엔트리 및 계획 리소스 센터 설계 계획 및 구조화에 대한 지침과 설계 결과의 품질에 큰 영향을 줄 수 있는 HDL 코딩 스타일 및 설계의 메타안정성 관리에 대한 세부 정보를 제공합니다.
합성 및 Netlist 뷰어 리소스 센터 고급 통합 합성 및 다른 타사 합성 도구와의 인터페이스에 대한 문서를 제공합니다.
증분 컴파일 리소스 센터 고밀도 FPGAs에 대한 증분 디자인 방법을 포함하는 증분 컴파일 기능에 대한 지침을 제공합니다.
최적화 지원 리소스 성능을 향상시켜 리소스 사용량을 줄이고, 타이밍을 마감하고, 컴파일 시간을 단축하는 데 도움이 되는 설계 최적화 지침을 제공합니다.
타이밍 분석기 리소스 센터 업계 표준 Synopsys® Design Constraints(SDC) 형식을 지원하는 ASIC 강도 정적 타이밍 분석기에 대해 자세히 알아볼 수 있는 리소스 링크를 제공합니다.
Quartus II 클래식 타이밍 분석기 리소스 센터 Quartus II 소프트웨어에 포함된 클래식 타이밍 분석기에 대한 문서를 제공합니다.
온칩 디버깅 리소스 센터 온칩 디버깅 도구에 대해 사용할 수 있는 설명서에 대한 링크를 제공합니다. 온칩 디버깅 도구를 사용하면 설계의 내부 노드를 실시간으로 캡처할 수 있으므로 외부 장비를 사용하지 않고도 설계를 신속하게 검증할 수 있습니다.
EDA 도구 지원 리소스 센터 EDA 에코시스템은 Altera® FPGAs 설계, 검증 및 시스템에 통합하기 위한 완전한 설계 솔루션을 보장합니다.
다운로드 및 라이센싱 묘사
Quartus® Prime 소프트웨어 라이선스 질문과 대답 이 페이지에는 Quartus® Prime 디자인 소프트웨어 라이선스에 대한 기본적인 질문과 답변이 포함되어 있습니다.
FPGA 소프트웨어 다운로드 센터 Quartus® Prime 소프트웨어, DSP 빌더, 시뮬레이션 도구, HLS, SDK, PAC S/W 등을 다운로드하십시오. 운영 체제, FPGA 장치 제품군 또는 플랫폼 또는 버전별로 선택합니다.
FPGA 라이센싱 지원 센터 라이센스 유형, 라이센스 파일 가져오기, 라이센스 파일 설정 및 라이센스 관련 문제 해결에 대한 정보입니다.
FPGA 지원 리소스 고객이 문제를 자가 진단/분류하고 사용 가능한 리소스에 대한 링크를 찾을 수 있도록 참고 자료를 지원합니다.
모두 보기 간단히 표시

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.