최적화 지원 리소스
설계 최적화를 통해 성능을 개선하여 리소스 사용량을 줄이고 타이밍을 단축하며 컴파일 시간을 줄일 수 있습니다. 설계 최적화, 물리적 합성 및 설계 공간 탐색기(DSE)를 위한 리소스를 지원합니다.
인텔® Quartus® Prime 소프트웨어에는 공간과 타이밍에 맞게 설계를 최적화하는 데 도움이 되는 다양한 기능이 포함되어 있습니다.
- 물리적 합성 넷리스트 최적화를 통해 표준 컴파일 프로세스보다 설계를 더욱 최적화할 수 있습니다. 물리적 합성은 사용된 합성 도구에 관계없이 설계의 성능을 개선하는 데 도움이 됩니다.
- DSE는 개별 설계에서 최상의 결과를 제공하는 설정 검색을 자동화합니다. DSE는 설계의 설계 공간을 탐색하고 다양한 최적화 기술을 적용하며 결과를 분석하여 설계에 가장 적합한 설정을 찾는 데 도움을 줍니다.
- 인텔® Quartus® Prime Design Software Pro Edition 소프트웨어의 증분 최적화 기능은 설계 사인오프에 수렴하는 빠른 방법론을 제공합니다.
표 1. 최적화 지원 문서
| 사용자 가이드 제목 | 장 | 설명 |
|---|---|---|
| 인텔® Quartus® Prime Pro Edition 사용자 가이드 | 영역 최적화 | 이 장에서는 인텔® 장치를 설계할 때 리소스 사용을 줄이는 기술에 대해 설명합니다. |
| 타이밍 폐쇄 및 최적화 |
이 장에서는 인텔 FPGA 장치를 설계할 때 타이밍 성능을 향상시키는 기술을 설명합니다. | |
| 설계 평면도 분석 및 최적화 |
설계 요소의 레이아웃(배치)을 FPGA 장치의 물리적 리소스로 결정하는 것은 평면도라고 합니다. | |
| 칩 플래너 GUI | 칩 플래너 GUI를 사용하면 설계를 위한 장치 리소스 사용을 시각화하고 수정할 수 있습니다. 확대할 때 추상화 수준이 감소하여 디자인에 대한 자세한 내용을 확인할 수 있습니다. | |
| Netlist 최적화 및 물리적 합성 | 인텔® Quartus® Prime 소프트웨어는 합성 중 넷리스트 최적화와 피팅 중 물리적 합성 최적화를 제공하여 설계 성능을 향상시킬 수 있습니다. |
표 2. 최적화 지원 리소스
리소스 센터 |
설명 |
|---|---|
권장 코딩 지침에 따라 좋은 품질의 결과를 얻을 수 있는 강력한 방법이 될 수 있습니다. 자세한 내용은 합성 및 Netlist 뷰어 리소스 센터의 설계 및 코딩 지침 섹션을 참조하십시오. |
|
증분 컴파일을 사용하여 컴파일 시간을 줄이고 최적화 중에 결과를 보존할 수 있습니다. |
표 3. 최적화 지원 교육 과정 및 데모
과정 제목 |
과정 설명 |
|---|---|
| 초보자 인텔® FPGA 디자이너 | 이 학습 계획은 이의 역사, 구조 및 전자 산업에 적합한 위치를 포함한 FPGAs 기본 사항을 소개합니다. 또한 첫 번째 FPGA 설계를 완료할 수 있는 지식을 제공합니다. |
칩 플래너 작업, 레이어 및 보기 및 칩 플래너를 통해 설계 분석을 수행하는 방법에 대해 알아보십시오. 중요한 경로와 물리적 타이밍 추정치를 확인하는 방법을 확인하십시오. 또한 칩 플래너를 사용하여 전력 분석을 수행하고 라우팅 혼잡을 확인하는 방법도 확인할 수 있습니다. 또한 ECO를 수행하고 평면도 할당을 수행하는 방법을 배웁니다. |
|
| 원격 및 병렬 컴파일을 지원하기 위해 인텔® Quartus® Prime Pro Design Space Explorer II(DSE)를 사용하는 방법을 알아보십시오. | |
| HDL 설계 기술로 타이밍 폐쇄 문제를 해결하는 방법을 알아보십시오. |
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.