인텔® FPGA IP 지원
인텔 FPGA 지적 재산권(IP) 지원 리소스 목록
임베디드 프로세서 |
|
---|---|
항목 | 설명 |
Nios® V 프로세서 문서 | 인텔® FPGA는 임베디드 프로세서 시스템을 빠르고 쉽게 개발하고 디버그할 수 있도록 Nios V 임베디드 프로세서 제품군에 대한 광범위한 문서와 지원을 제공합니다. |
Nios® V 프로세서 개발자 센터 | 이 페이지는 임베디드 프로세서 시스템을 신속하게 개발하고 디버그하는 데 도움이 되는 Nios V 임베디드 프로세서 제품군에 대한 문서 및 지원을 제공하기 위해 설계되었습니다. |
Nios® II 프로세서 지원 | 이 페이지는 임베디드 프로세서 시스템을 빠르고 쉽게 개발하고 디버그하는 데 도움이 되도록 Nios® II 임베디드 프로세서 제품군에 대한 광범위한 문서 및 지원을 제공하기 위해 설계되었습니다. |
Nios® II 임베디드 디자인 제품군(EDS) 지원 | 인텔® FPGA는 임베디드 프로세서 시스템을 빠르고 쉽게 개발하고 디버그할 수 있도록 Nios II 임베디드 프로세서 제품군에 대한 광범위한 문서와 지원을 제공합니다. |
Eclipse 지원을 위한 Nios II 소프트웨어 빌드 도구 | 인텔은 Eclipse용 Nios II 소프트웨어 빌드 도구에 대해 아래 나열된 지원 참고 자료를 제공합니다. 사용자는 인텔의 철저한 문서, 지식 데이터베이스, Eclipse용 Nios II 소프트웨어 빌드 도구 사용에 대한 자습서 및 소프트웨어 예제를 사용하여 Nios II 임베디드 프로세서 시스템용 소프트웨어 응용 프로그램을 빠르고 쉽게 만들 수 있습니다. |
SOPC 빌더 도구 지원 | 인텔® FPGA는 새로운 설계에 차세대 시스템 통합 도구인 플랫폼 디자이너(이전 Qsys)를 사용할 것을 권장합니다. 플랫폼 디자이너는 새로운 플랫폼 디자이너 인터커넥트를 통한 더 높은 성능, 계층적 설계 지원을 통한 더 빠른 개발 등 SOPC 빌더에 비해 많은 이점을 제공합니다. |
임베디드 프로세서 설계 예시 | 인텔® Quartus® Prime 소프트웨어 v16.0 이상을 대상으로 하는 최신 임베디드 프로세서 설계 예시로 프로젝트를 시작하십시오. |
Dsp |
|
---|---|
항목 | 설명 |
디지털 신호 처리(DSP) 개요 | 인텔은 독점적인 하드 부동 소수점 솔루션을 제공합니다. 혁신적으로 강화된 DSP 블록은 업계 최초로 전용 강화 회로에서 IEEE 754 단일 정밀 부동 소수점을 기본적으로 지원합니다. |
DSP 문서 | 기술의 발전은 기존의 프로그래밍 가능 디지털 신호 처리(DSP) 장치 기능을 넘어 개선되고 있습니다. 프로그래밍 가능 로직이 제공하는 유연성 및 관련 처리량 이점으로 인해 FPGAs 및 PLD는 성능을 많이 필요로 하는 애플리케이션에 점점 더 매력적인 대안이 되고 있습니다. |
DSP 디자인 예제 | 인텔® Quartus® Prime 소프트웨어 v16.0 이상을 대상으로 하는 최신 DSP 디자인 예제로 프로젝트를 시작하십시오. |
DSP 지원 센터 | 인텔 FPGA는 디지털 신호 처리(DSP) 지적 재산권(IP) 코어에 대한 광범위한 문서와 지원을 제공하여 DSP 시스템을 빠르고 쉽게 개발하고 디버깅할 수 있도록 합니다. |
인터페이스 프로토콜 |
|
---|---|
항목 | 설명 |
DisplayPort IP 지원 센터 | DisplayPort IP를 선택, 설계 및 구현하는 방법에 대한 정보. |
이더넷 지원 센터 | 이더넷 링크를 선택, 설계 및 구현하고 시스템을 가동하고 이러한 링크를 디버깅하는 방법에 대한 지침을 제공합니다. |
외부 메모리 인터페이스 IP 지원 센터 | 외장 메모리 인터페이스(EMIF) 지원 페이지에서는 인텔 FPGAs의 설계 프로세스를 처음부터 끝까지 제공합니다. |
PCI Express* IP 지원 센터 | PCI Express*(PCIe*)에 대한 자세한 정보와 인텔 지원 팀의 이 가이드를 통해 PCIe 링크를 선택, 설계 및 구현하는 방법을 알아보십시오. |
PCI* Express(PCIE) IP 코어 리소스 센터 | 인텔® FPGA는 PCI Express(PCIe) 애플리케이션을 빠르고 쉽게 개발하고 디버그할 수 있도록 PCI Express MegaCore 기능에 대한 광범위한 설명서와 지원을 제공합니다. |
인터페이스 IP 리소스 프로토콜 지원 | 인텔® FPGA 인터페이스 IP 리소스에는 장치 개요, 데이터시트, 개발 사용자 가이드, 응용 프로그램 노트, 릴리스 노트, 정오표 및 패키징 정보가 포함됩니다. 결과 범위를 좁히려면 "필터링 기준"을 사용하거나 "이 컬렉션 검색"을 사용합니다. |
JESD204B/JESD204C IP 코어 – 지원 센터 | 이 페이지에서는 JESD204B 인텔 FPGA IP 코어에 대한 자세한 정보와 리소스와 트랜시버 링크를 선택, 설계 및 구현하는 방법을 확인할 수 있습니다. |
직렬 디지털 인터페이스(SDI) 지원 센터 | 인텔은 직렬 디지털 인터페이스(SDI) 지적 재산권(IP) 코어에 대한 광범위한 문서와 지원을 제공하여 SDI 응용 프로그램을 빠르고 쉽게 개발하고 디버깅할 수 있도록 지원합니다. |
직렬 디지털 인터페이스(SDI) II 지원 센터 | 직렬 디지털 인터페이스 II 지원 센터는 처음부터 끝까지 시스템 설계 흐름에 맞는 범주로 구성되어 있습니다. 직렬 디지털 인터페이스 II IP 코어를 계획, 선택, 설계, 구현 및 검증하는 방법에 대한 정보를 찾을 수 있습니다. 또한 시스템을 가동하고 직렬 디지털 인터페이스 II IP 설계를 디버깅하는 방법에 대한 지침도 있습니다. |
10Gbps 이더넷 IP 코어 리소스 센터 | 10Gbps 이더넷(10GbE) 미디어 액세스 제어(MAC) Megacore 기능을 지원하여 라인 카드, 네트워크 인터페이스 카드(NIC) 및 초당 10기가비트(Gbps)로 작동하는 스위치와 같은 10GbE 애플리케이션을 빠르고 쉽게 개발하고 디버깅할 수 있습니다. |
RapidIO IP 코어 리소스 센터 | 인텔은 맞춤형 RapidIO 프로세싱 엘리먼트, 브리지 및 스위치 개발을 위한 완벽한 FPGA 솔루션을 제공합니다. |
트랜시버 PHY IP 지원 센터 | 트랜시버 PHY IP 링크를 선택, 설계 및 구현하는 방법에 대한 정보. |
인터페이스 프로토콜 설계 예 | 인텔® Quartus® Prime 소프트웨어 v16.0 이상을 대상으로 하는 최신 인터페이스 프로토콜 설계 예제로 프로젝트를 시작하십시오. |
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.