PCI* Express(PCIE) IP 코어 리소스 센터
인텔® FPGA는 PCI Express(PCIe) 애플리케이션을 빠르고 쉽게 개발하고 디버그할 수 있도록 PCI Express MegaCore 기능에 대한 광범위한 설명서와 지원을 제공합니다.
문학
- PCI 익스프레스
- PCI Express용 Arria® V GZ 하드 IP 사용 설명서
- PCI Express용 Arria® V 하드 IP 사용 설명서
- PCI Express용 Cyclone® V 하드 IP 사용 설명서
- PCI Express용 Stratix® V 하드 IP 사용 설명서
- PCI Express용 IP 컴파일러 사용자 가이드 (Arria® II GX 및 GZ, Cyclone® IV GX 및 Stratix® IV GX)
- MegaCore IP 라이브러리 릴리스 노트
- 지적 재산권 릴리스 노트 아카이브
- PCI Express 구현을 위한 저비용 FPGA 솔루션 백서
애플리케이션 노트
- AN 431: PCI Express-외부 메모리 참조 디자인 (Arria® GX 및 Stratix® II FPGAs)
- AN 443: PCI Express MegaCore 기능에서 외부 PHY 지원
- AN 456: PCI Express 고성능 참조 디자인 (Stratix IV GX, Stratix II GX 및 Arria GX FPGAs)
- AN 532: GUI 인터페이스를 갖춘 SOPC 빌더 PCI Express 설계
인텔 FPGA 지식 데이터베이스
지식 데이터베이스는 지원 솔루션, 자주 묻는 질문에 대한 답변, PCI Express MegaCore 기능과 관련된 알려진 문제에 대한 정보를 제공합니다.
자주 보는 솔루션 보기:
- Stratix IV GX 장치에서 PCI Express 하드 IP 블록을 사용할 수 있는 경우 트랜시버 블록에서 다른 모든 트랜시버 채널을 사용할 수 있습니까?
- PCI Express 하드 IP를 외부 PHY와 함께 사용할 수 있습니까?
- PCI Express 컴파일러 사용자 가이드 버전 9.0: 알려진 문제
- Stratix IV GX 장치에서 PCI Express(PIPE) x8 구성을 시뮬레이션할 때 코어 클리크아웃 [1] 포트가 항상 낮은 논리에 있는 이유는 무엇입니까?
PCI Express MegaCore 기능에 대한 추가 솔루션을 찾아보십시오.
온라인 교육(LMS)
개발 키트
PCI Express MegaCore 기능에 사용할 수 있는 개발 키트는 다음과 같습니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.