직렬 디지털 인터페이스 II IP 지원 센터

올바른 CRC 값에 대해 SDI II 인텔® FPGA IP 매개변수 편집기에서 옵션 "CRC 오류 출력"을 활성화해야 합니다(SD-SDI에는 적용되지 않음).

SDI II 인텔® Stratix 10 FPGA IP 설계 예 사용자 가이드 섹션 1.5.1을 참조하십시오. NTSC 및 PAL 비디오 형식을 올바르게 표시하는 방법에 대한 연결 및 설정 지침.

클럭 신호 주파수가 올바른 온보드 클럭 주파수에 연결되어 있는지 확인하십시오. 예를 들어, SDI Tx PLL 반사 클럭 신호가 148.5MHz로 구성된 경우, 148.5MHz 클럭 칩을 사용하여 SDI Tx PLL refclk 신호에 연결합니다.

직렬 루프백 예 설계의 경우, 고객은 이 디렉토리 <검사 디자인 폴더>\hwtest\tpg_ctrl.tcl에서 .tcl 파일에서 지원되는 모든 비디오 해상도를 볼 수 있습니다. 병렬 루프백 예제 설계의 경우 이 .tcl 파일은 사용할 수 없지만 고객은 SMPTE 사양에서 지원되는 모든 비디오 해상도에 액세스할 수 있습니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.