Jam STAPL 언어에 대한 프로그래밍 지원

Jam 장치 프로그래밍 및 테스트 언어는 ISP를 제공하는 PLD와 호환됩니다. Jam STAPL에 대한 프로그래밍 지원은 점점 더 많은 공급업체에 의해 제공됩니다.

Jam STAPL을 사용한 임베디드 프로그래밍

Jam 표준 테스트 및 프로그래밍 언어(STAPL)는 작은 파일 크기, 사용 편의성 및 플랫폼 독립성을 제공하므로 임베디드 프로세서를 통한 시스템 프로그래밍에 필요한 시스템 요구 사항을 충족합니다. 임베디드 프로세서를 통해 시스템 프로그래밍에 Jam STAPL을 사용하면 편리한 현장 업그레이드, 손쉬운 설계 프로토타이핑 및 빠른 생산이 가능합니다. 이러한 이점은 수명을 연장하고 최종 제품의 품질과 유연성을 향상시킵니다. 또한 프로그래밍된 장치를 비축하고 추적할 필요가 없으므로 장치 재고를 줄일 수 있습니다.

작동 원리

임베디드 프로세서를 통한 시스템 프로그래밍에 Jam STAPL을 사용하는 것은 두 단계로 이루어집니다(그림 1 참조). 먼저 Quartus® II 개발 도구는 Jam STAPL 소스 코드 또는 Jam 파일(.jam)을 생성한 다음 시스템 메모리에 저장합니다. Jam™ 파일에는 하나 이상의 장치를 업그레이드하는 데 필요한 프로그래밍 알고리즘 및 데이터를 포함하여 시스템 내 프로그래밍 가능성(ISP) 지원 장치를 프로그래밍하는 데 필요한 모든 정보가 포함되어 있습니다.

그림 1. 임베디드 프로세서를 통한 Jam File & Jam Player를 사용한 시스템 프로그래밍.

Jam 파일(.jam) 정보

Jam STAPL을 사용하여 인텔 FPGA 장치를 프로그래밍하려면 설계자는 먼저 Quartus II 개발 소프트웨어로 Jam 파일을 생성해야 합니다. Quartus II 소프트웨어는 프로그래머 개체 파일(.pof)에서 Jam 파일을 생성할 수 있으므로 기존 설계를 다시 컴파일할 필요가 없습니다. 지울 수 있는 프로그래밍 가능한 읽기 전용 메모리(EPROM) 또는 플래시 메모리에 잼 파일을 저장하려면 먼저 16진수(인텔 형식) 파일(.hex) 또는 유사한 프로그래밍 파일로 변환해야 합니다. 임베디드 프로세서 소프트웨어 패키지 또는 기타 유틸리티는 EPROM 또는 플래시 프로그래밍을 위해 Jam 파일을 자동으로 변환할 수 있습니다. 마찬가지로 일부 EPROM 프로그래머는 "원시 바이너리" 또는 "절대 바이너리" 형식을 지원하므로 변환 없이 프로그래머가 Jam 파일을 직접 읽을 수 있습니다.

그림 2는 시스템 내 프로그래밍을 위해 Jam 파일을 생성하는 방법을 설명합니다.

그림 2. Jam 파일 생성.

Jam Player 정보

Jam Player는 Jam 파일을 구문 분석하고, 각 Jam STAPL 명령어를 해석하고, JTAG 체인에서 데이터를 읽고 쓰는 C 프로그램입니다. Jam Player에서 처리되는 변수는 실행 시점에 존재하는 초기화 목록 변수에 따라 달라집니다. 각 응용 프로그램마다 고유한 요구 사항이 있기 때문에 Jam Player 소스 코드를 쉽게 수정할 수 있습니다.

그림 3은 Jam Player 소스 코드 구조를 보여 줍니다.

그림 3. Jam Player 소스 코드 구조입니다.

메모:

  1. TCK, TMS, TDI 및 TDO는 JTAG I/O 핀입니다.

메인 프로그램은 수정 없이 Jam Player의 모든 기본 기능을 수행합니다. I/O 기능만 수정해야 합니다. 그림 3과 같이 jamstub.c 파일에 포함되어 있으며 I/O 핀에 대한 주소, 지연 루틴, 운영 체제별 함수 및 파일 I/O 핀에 대한 루틴을 지정하는 함수를 포함합니다. 이러한 기능은 jamstub.c 파일을 편집한 다음 모든 플랫폼에서 사용할 수 있도록 소스 코드를 컴파일하기만 하면 사용자 정의할 수 있습니다.

Jam Player는 시스템 메모리에 영구적으로 상주하여 Jam 파일에 제공된 명령을 해석하고 장치 프로그래밍을 위한 바이너리 데이터 스트림을 생성합니다. 이 구조는 모든 업그레이드를 Jam 파일로 제한하며 Jam Player가 모든 시스템 아키텍처에 적응할 수 있도록 합니다.

자주 묻는 질문

ISP 및 Jam STAPL

Jam 표준 테스트 및 프로그래밍 언어(STAPL)는 인텔® FPGA 엔지니어에 의해 만들어졌으며 프로그래밍 가능 로직 장치(PLD) 제조업체, 프로그래밍 장비 제조업체 및 테스트 장비 제조업체의 컨소시엄에서 지원합니다. Jam STAPL은 1999년 8월 JEDEC 표준 JESD-71로 채택되었습니다.

Jam STAPL은 시스템 내에서 PLD를 프로그래밍할 때 설계자가 직면하는 문제를 해결합니다. 이러한 문제에는 독점 파일 형식, 공급업체별 프로그래밍 알고리즘, 큰 파일 크기 및 긴 프로그래밍 시간이 포함됩니다. Jam STAPL은 시스템 내 프로그래밍(ISP)을 위한 소프트웨어 수준 표준을 제공하는 데 있어 중요한 단계입니다.

Jam™ STAPL의 작동 원리

Jam STAPL 프로그래밍 솔루션은 Jam Composer와 Jam Player의 두 가지 구성 요소로 구성됩니다.

Jam Composer는 일반적으로 장치에 설계를 프로그래밍하는 데 필요한 사용자 데이터 및 프로그래밍 알고리즘이 포함된 Jam 파일(.jam)을 작성하는 프로그래밍 가능한 로직 공급업체에서 작성하는 소프트웨어 프로그램입니다.

Jam Player는 Jam 파일을 읽고 JTAG 체인의 프로그래밍 및 테스트 장치에 벡터를 적용하는 소프트웨어입니다. 임베디드 시스템 개발자는 Jam Player를 사용하여 시스템의 장치를 프로그래밍할 수도 있습니다. Jam Player에 필요한 대부분의 소스 코드는 Jam STAPL 웹 사이트에서 제공되는 Jam STAPL 개발자 키트에 포함되어 있습니다. Jam Player를 완료하는 데 필요한 유일한 소프트웨어 루틴은 JTAG 체인에 액세스하는 데 필요한 루틴입니다. 그림 1은 기본 Jam STAPL 흐름을 보여줍니다.

문서조사

자주 묻는 질문

Jam 프로그래밍 지원: JTAG Technologies

JTAG Technologies*는 경계 스캔 IEEE 표준 1149.1 및 IEEE 1532를 포함한 관련 표준을 기반으로 하는 다양한 시스템 내 프로그래밍 및 PCB 테스트 솔루션을 제공합니다. 이러한 솔루션은 설계 지원, 프로토타입 디버그, 생산 및 수리를 포함한 모든 개발 단계를 포괄합니다.

PLD 프로그래밍 개발

JTAG Technologies* 제품은 JAM 표준 프로그래밍 및 테스트 언어 (STAPL) 및 직렬 벡터 파일(.svf) 형식을 포함한 PLD(Programmable Logic Device) 프로그래밍을 지원합니다. 그 결과, 인텔® FPGA MAX® II, MAX 7000 및 MAX 3000A에 대한 프로그래밍 기능을 사용할 수 있습니다. 사용되는 장치 유형, 브랜드 또는 형식에 관계없이 시스템은 사용자에게 공통 인터페이스를 제공하여 도구의 확산을 방지합니다. 빠르게 생성된 파일은 삭제, 블랭크 체크, 프로그래밍, 검증, 보안 퓨즈 프로그래밍 및 사용자 코드 리드백과 같은 모든 장치 작업을 온보드에서 수행합니다.

JTAG ProVision* 개발 시스템은 단순한 단일 체인 구조에서 멀티 체인, 멀티 레벨 계층적 스캔 아키텍처에 이르는 다양한 스캔 체인 구성을 처리합니다. PLD 프로그래밍 중에 보드를 자동으로 안전하게 구성하여 모든 길이의 스캔 체인이 가능합니다. 소프트웨어 GUI는 BSDL(Boundary-Scan Description Language) 파일을 확인하고, 보드의 경계 스캔 체인을 테스트하고, 프로그래밍 기능을 수행하도록 안내합니다.

제작 지원

JTAG Technologies의 PLD 프로그래밍 응용 제품은 광범위한 운영 환경의 완전 호환되는 다양한 하드웨어 컨트롤러에서 실행됩니다. 인터페이스는 PCI*, PXI, USB, 이더넷, FireWire, ISA 및 VXI에 사용할 수 있습니다. 프로덕션 환경에는 다음이 포함됩니다.

  • 시퀀싱 작업을 위한 사용하기 쉬운 그래픽 인터페이스를 갖춘 독립형 PC 또는 워크스테이션 버전
  • 동적으로 연결된 라이브러리 기반(DLL 기반) 응용 프로그램을 통한 기능 테스트와 같은 기존 생산 단계 내에서 완전한 통합
  • 내쇼날인스트루먼트의 LabWindows/CVI, LabVIEW 플랫폼 또는 NI TestStand 내에서 PLD 프로그래밍 통합 지원

JTAG Technologies의 도구를 사용하면 보드 테스트 및 시스템 내 플래시 프로그래밍과 같은 다른 강력한 경계 스캔 응용 프로그램과 함께 PLD 프로그래밍을 시퀀싱할 수 있습니다. 운영자, 기술자 및 엔지니어를 위한 여러 인증 수준이 제공됩니다. 생산 담당자는 일반적으로 단일 버튼 작동과 결과를 요약하는 실행 보고서를 통해 빠르고 쉽게 제어할 수 있는 이점을 누릴 수 있습니다.

Jam STAPL 언어 벤더 지원

Jam 표준 테스트 및 프로그래밍 언어(STAPL)는 시스템 내 프로그래밍 가능성(ISP)을 제공하는 프로그래밍 가능 로직 장치(PLD)와 호환됩니다. Jam STAPL은 시스템 내 프로그래밍을 위한 소프트웨어 수준 표준을 제공하는 데 있어 중요한 진전입니다. Jam STAPL에 대한 프로그래밍 지원은 점점 더 많은 공급업체에 의해 제공됩니다.

벤더 설명
자산 InterTech, Inc.
  • ScanWorks*로 통칭되는 이 회사의 제품군은 경계 스캔 경로를 액세스, 관리 및 조작할 수 있는 강력한 도구 세트를 제공하므로 ScanWorks 도구를 사용하여 단순하거나 복잡한 스캔 경로에서 장치를 프로그래밍할 수 있습니다. ASSET 도구는 프로그래밍 가능 로직 장치(PLD), FPGAs 및 플래시 메모리와 같은 프로그래밍 가능 장치의 시스템 내 프로그래밍을 수행하는 데 오랫동안 사용되어 왔습니다. ASSET의 도구는 설계/디버그 프로세스부터 제조/조립 프로세스, 현장에서의 시스템 수리 및 재프로그래밍에 이르기까지 제품 수명 주기 전반에 걸쳐 시스템 내 프로그래밍 가능성(ISP)을 지원합니다.
  • ScanWorks* ISP 기능은 JTAG 테스트 기능과 동일한 ScanWorks Actions로 구현되어 동일한 테스트 플랫폼 및 동일한 응용 프로그램에서 테스트 및 프로그래밍을 수행할 수 있습니다. ScanWorks ISP 는 모든 ScanWorks 하드웨어 옵션에서 지원됩니다
코렐리스, Inc.
  • Corelis* ScanExpress를 사용하면 단일 PC와 단일 작업자를 사용하여 여러 보드에 대한 CPLD 및 플래시 장치의 동시 (갱) 테스트 및 시스템 프로그래밍이 가능합니다. ScanExpress는 초고속 경계 스캔 애플리케이션과 대량 생산을 처리합니다. ScanExpress 제품군은 혁신적이고 독점적인 기술을 적용하여 테스트 및 시스템 내 프로그래밍 처리량을 획기적으로 증가시킵니다.
GÖPEL 전자
  • Goepel Electronics는 고급 IEEE 표준 1149.x(JTAG) 경계 스캔 솔루션을 위한 소프트웨어 및 하드웨어 제품을 제공합니다. 제품에는 수상 경력에 빛나는 SCANFLEX 하드웨어 플랫폼과 표준 및 확장 JTAG/경계 스캔 테스트(BST) 및 시스템 내 애플리케이션을 위한 통합 개발 환경 SYSTEM CASCON 이 포함됩니다.
JTAG 기술
시스템 일반
  • Jam 표준 테스트 및 프로그래밍 언어(STAPL) 플레이어는 SG 수동 및 자동 프로그래밍 시스템에서 지원됩니다. 주요 SG 모델에는 T9600 수동 프로그래머와 AP520, AP600 자동 프로그래밍 시스템이 포함됩니다.
모두 보기 간단히 표시

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.