OpenCL® 라이브러리로 사용자 정의 Verilog 모듈/디자인을 패키지하는 방법

설명

이 비디오에서는 고객이 이 기능을 사용하여 OpenCL 커널 코드에 RTL(사용자 정의 처리 블록)을 사용할 수 있는 이유에 대해 설명합니다. 비디오는 makefiles 및 구성 파일과 같은 설계 예제를 설명하고 컴파일 흐름을 설명합니다. 비디오는 또한 디자인 예시 데모를 보여줍니다.