소개
이 설계 예는 Intel Agilex® 7 FPGA 개발 키트와 함께 Avalon® 스트리밍 인터페이스 인텔® FPGA IP 사용하는 칩 ID 판독 기능을 보여줍니다. 칩 ID 판독 기능은 Verilog에서 구현되며 플래시 메모리와 통신하는 IP와 연결됩니다.
IP 코어
(3)
IP 코어 | IP 코어 카테고리 |
---|---|
Mailbox Client with Avalon Streaming Interface Intel FPGA IP | Other |
Reset Release Intel FPGA IP | Other |
In-System Sources & Probes Intel FPGA IP | Other |
세부 설명
Intel Agilex 7 FPGAs에서는 칩 ID 판독을 수행하는 IP를 더 이상 사용할 수 없습니다. 따라서 칩 ID 판독을 수행하려면 사용자 지정 로직을 생성하고 Mailbox Avalon® ST Client 인텔 FPGA IP에 연결해야 합니다. 이 참조 설계는 칩 ID 판독을 수행하기 위해 Mailbox Avalon® ST 클라이언트 인텔 FPGA IP 사용하는 방법을 나타냅니다. 이 튜토리얼은 Signal Tap을 사용하여 시연됩니다.