소개
이 설계는 Agilex™ 7 FPGA F-시리즈 개발 키트를 사용하는 Nios® V/g 프로세서의 사용자 지정 명령 기능을 사용하는 순환 중복 검사(CRC) 알고리즘을 보여줍니다.
IP 코어
(5)
| IP 코어 | IP 코어 카테고리 |
|---|---|
| NIOS V/g soft processor core | Embedded Processor |
| On Chip RAM | Other |
| JTAG UART | Other |
| Custom PE CRC | Other |
| In-System Sources & Probes Intel FPGA IP | Debug |
세부 설명
CRC 알고리즘을 수행하는 처리 엔진(PE)은 사용자 정의 명령 인터페이스를 사용하여 Nios® V/g 프로세서에 연결됩니다. 최신 버전의 Nios® V/g 프로세서 사용자 정의 명령 인터페이스는 최대 32비트까지의 작업을 지원합니다.
디자인에 대한 자세한 내용은 문서를 참조하십시오.
Quartus Prime 소프트웨어 GUI에서 설계 템플릿 준비
참고: 설계 예제를 다운로드한 후 설계 템플릿을 준비해야 합니다. 다운로드한 파일은 <project>.par 파일 형식으로, 이 파일에는 디자인 파일의 압축 버전(.qar 파일과 유사)과 프로젝트를 설명하는 메타데이터가 포함되어 있습니다. 이 정보의 조합이 <project>.par 파일을 구성합니다. <project>.par 파일을 두 번 클릭하기만 하면 Quartus가 해당 프로젝트를 시작합니다.