문서 ID: 000073644 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-07-21

PCI* Express용 Avalon-MM 인텔® Stratix® 10 하드 IP와 PCI* Express용 인텔 P-Tile Avalon® -MM IP의 버스팅 Avalon -MM 마스터(BAM) 인터페이스에 잘못된 주소가 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3의 문제로 인해 PCI Express용 인텔® P-타일/H-타일 Avalon® 메모리 매핑(Avalon-MM) IP가 크기가 다른 여러 BAR로 구성된 경우 BAM 상위 주소가 바 크기에 따라 올바르게 마스킹되지 않습니다. 시스템이 BAR의 실제 주소를 가장 높은 BAR 크기에 맞추지 않으면 사용자 측 크기의 주소 필드가 올바르지 않습니다.

    예를 들어 BAR0: 64KB 및 BAR2: 1MB의 경우 시스템은 다음과 같은 물리적 주소를 할당합니다.

    BAR0에 대한 F021000

    BAR2에 대한 F020000

    BAM 주소는 20비트입니다.

    시스템이 BAR0 오프셋 0x800 대상으로 하는 쓰기 또는 읽기 요청을 실행하면 BAM 인터페이스는 0x00800 대신 주소 0x10800를 출력합니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3 및 19.4에 대해 이 문제를 해결하기 위해 애플리케이션은 BAM BAR 도관(bam_bar_o) 및 BAR 크기를 사용하여 주소 마스킹을 외부에서 구현할 수 있습니다.

    위의 예는 다음과 같습니다.

    할당 bam_address_fix = (bam_bar_o== 3'b000) ? {4'b0, bam_address_o [15:0]} : bam_address_o;

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.