문서 ID: 000074007 콘텐츠 형태: 오류 메시지 마지막 검토일: 2016-11-23

경고(332088): 클럭 "dut|wys~core_clk_out"의 클럭 대상 "*|altpcie_a10_hip_pipen1b|wys|CORE_CLK_OUT"와 해당 클럭 소스 사이에 경로가 없습니다. 소스 클럭 지연 시간이 0이라고 가정합니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime 소프트웨어 버전 16.1 이하의 문제로 인해 PCI Express용 인텔® Arria® 10 하드 IP가 포함된 설계를 컴파일할 때 이 경고가 표시될 수 있습니다.

    해결 방법

    이 경고는 무시해도 됩니다.

    이 경고는 PCI Express용 인텔 Arria 10 하드 IP의 향후 릴리스에서 제거될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.