문서 ID: 000074098 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-04-08

오류(178018): 다음을 포함하는 결합된 채널 그룹의 채널은 인접한 위치에 배치되어야 합니다. CMU PLL을 사용하는 경우 전송 PLL 채널에 대한 간격을 남겨 두어야 합니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 13.0의 문제로 인해 Arria® V GX/GT 또는 Cyclone® V 장치의 CMU PLL 채널에서 클럭된 비인접 결합 채널에서 이 오류가 발생할 수 있습니다.

해결 방법

이 문제를 해결하려면 인터페이스를 연속적으로 만들기 위해 사용하지 않는 채널을 채울 수 있을 만큼 PHY를 넓게 만들 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Arria® V FPGA 및 SoC FPGA
Cyclone® V FPGA 및 SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.