문서 ID: 000074174 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2019-12-19

인텔® Stratix® 10 TX 장치의 RREF_SIPAUX 핀을 어떻게 연결합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

RREF_SIPAUX 핀은 인텔® Stratix® 10 장치의 다른 RREF 핀과 동일한 연결 지침을 가지므로 GND에 대한 2kΩ 저항(±1%)에 연결해야 합니다.

해결 방법

이 문제는 인텔® Stratix® 10 디바이스 제품군 핀 연결 지침 버전 2020.10.23부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

인텔® Stratix® 10 DX FPGA
인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 NX FPGA
인텔® Stratix® 10 TX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.