문서 ID: 000074207 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-11-19

Stratix V, Arria V, Cyclone V 트랜시버 장치에서 Pre-CDR 또는 Post-CDR 역직렬 루프백을 어떻게 비활성화합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Pre-CDR 또는 Post-CDR 역직렬 루프백 PMA 오프셋 레지스터에 0을 기록하여 Stratix®V, Arria®V, Cyclone®V 트랜시버 장치에서 Pre-CDR 또는 Post-CDR 역직렬 루프백을 비활성화할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 12 제품

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.