예. 인텔® Stratix® 10 FPGA용 고급 SEU 감지 인텔® FPGA IP 인스턴스화할 때 SEU(Single Event Upset) 오류 FIFO 깊이 파라미터를 사용하여 내부 FIFO의 크기를 수정할 수 있습니다.
이 매개 변수의 값은 IP에서 지원하는 두 가지 구현 모드인 온칩 조회 민감도 처리 및 오프칩 조회 민감도 처리에 적용됩니다. 이에 대한 정보는 버전 19.3부터 인텔® Stratix® 10 SEU 완화 사용 설명서 에 추가되었습니다.