문서 ID: 000074473 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-07-24

MGL_INTERNAL_ERROR: 너비 3의 포트 개체 altpll_avalon|altpll inst sd1|phasecounterselect에 너비 4의 포트 altpll_avalon|w_phasectrsel가 할당되고 있는데, 이는 포트 너비가 일치하지 않거나 배수가 아니기 때문에 불법입니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 15.0 이하의 문제로 인해 인텔® MAX® 10 장치를 대상으로 할 때 동적 단계 스테핑 기능이 활성화된 플랫폼 디자이너에서 ALTPLL이 생성되면 이 오류가 발생합니다.

    해결 방법

    동적 단계 스테핑을 사용하는 경우 플랫폼 디자이너 외부에서 ALTPLL 을 구현하여 이 오류가 발생하지 않도록 합니다.

    이 문제는 Quartus II 소프트웨어 v14.0에서 수정되었습니다

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® MAX® 10 FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.