문서 ID: 000074523 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-09-18

LPDDR2 장치에 대한 기본 tCCD 하드 코딩을 2 사이클로

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 LPDDR2 제품에 영향을 줍니다.

    이 문제는 LPDDR2-S2 메모리 장치가 사용됩니다. 생성된 예제 디자인은 항상 tCCD=2로 설정됩니다. LPDDR2 장치의 경우 주기이지만 LPDDR2-S2의 경우 지원되는 최소 tCCD 1주기입니다. LPDDR2-S2 장치에 tCCD=1이 있으면 설계에 영향을 미칠 수 있음 성능.

    해결 방법

    이 문제에 대한 해결 방법은 아래에 설명되어 있습니다.

    고성능 컨트롤러 II(HPCII)를 사용하는 설계의 경우:

    1. 텍스트 편집기에서 파일을 /dut_example_design/example_project/dut_example/submodules/ *_example_if0_c0.v엽니다.
    2. .CFG_TCCD (2) 검색하여 로 변경합니다 .CFG_TCCD (1).

    하드 메모리 컨트롤러를 사용하는 설계의 경우:

    1. 텍스트 편집기에서 파일을 /dut_example_design/example_project/dut_example/submodules/ *_example_if0.v엽니다.
    2. .ENUM_MEM_IF_TCCD (“TCCD_2”) 및 검색 로 .ENUM_MEM_IF_TCCD (“TCCD_1”)변경합니다.

    이 문제는 향후 버전에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.